日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 3月 1日

出願番号

Application Number:

特願2001-057224


出 願 人 Applicant(s):

株式会社半導体エネルギー研究所

2001年 4月27日

特 許 庁 長 官 Commissioner, Japan Patent Office





【書類名】 特許願

【整理番号】 P005566

【提出日】 平成13年 3月 1日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 H01L 21/00

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 山崎 舜平

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 三津木 亨

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 笠原 健司

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 浅見 勇臣

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 高野 圭恵

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 志知 武司

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

小久保 千穂

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

2

【代表者】

山崎 舜平

【先の出願に基づく優先権主張】

【出願番号】

特願2000-183817

【出願日】

平成12年 6月19日

【手数料の表示】

【予納台帳番号】 002543

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

要約書 1

【プルーフの要否】

出証特2001-3036284

【書類名】明細書

【発明の名称】 半導体装置およびその作製方法

【特許請求の範囲】

【請求項1】

電極を覆う絶縁膜上に半導体層を有する薄膜トランジスタが形成されている半 導体装置において、

チャネル形成領域と、一導電型の不純物が添加された不純物領域とを含む半導 体層を有し、

前記チャネル形成領域は、反射電子線回折パターン法で検出される $\{1\ 0\ 1\}$ 面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $2\ 0$ %以上であり、かつ、 $\{0\ 0\ 1\}$ 面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $3\ %$ 以下であり、かつ、 $\{1\ 1\ 1\}$ 格子面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $5\ %$ 以下であり、かつ、二次イオン質量分析法において検出される窒素及び炭素の濃度が $5\ \times\ 1\ 0^{18}/\ c\ m^3$ 未満であり、酸素の濃度が $1\ \times\ 1$ $0^{19}/\ c\ m^3$ 未満であることを特徴とする半導体装置。

【請求項2】

電極を覆う絶縁膜上に半導体層を有する薄膜トランジスタが形成されている半 導体装置において、

チャネル形成領域と、一導電型の不純物が添加された不純物領域とを含む半導 体層を有し、

前記半導体層は、非晶質半導体膜に金属元素を添加して、加熱処理とレーザー 処理により作製された結晶構造を有し、

前記チャネル形成領域は、反射電子線回折パターン法で検出される $\{1\ 0\ 1\}$ 面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $2\ 0$ %以上であり、かつ、 $\{0\ 0\ 1\}$ 面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $3\ %$ 以下であり、かつ、 $\{1\ 1\ 1\}$ 格子面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $5\ %$ 以下であり、かつ、二次イオン質量分析法において検出される窒素及び炭素の濃度が $5\ \times\ 1\ 0^{18}/\ c\ m^3$ 未満であり、酸素の濃度が $1\ \times\ 1$ $0^{19}/\ c\ m^3$ 未満であることを特徴とする半導体装置。

【請求項3】

画素部及び駆動回路を同一の絶縁表面上に形成した半導体装置において、

前記画素部及び前記駆動回路における薄膜トランジスタの全てはNチャネル型であり、

電極を覆う絶縁膜上に形成された半導体層は、反射電子線回折パターン法で検出される $\{1\ 0\ 1\}$ 面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $2\ 0$ %以上であり、かつ、 $\{0\ 0\ 1\}$ 面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $3\ \%$ 以下であり、かつ、 $\{1\ 1\ 1\}$ 格子面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $5\ \%$ 以下であり、かつ、二次イオン質量分析法において検出される窒素及び炭素の濃度が $5\ \times\ 1\ 0^{18}/c\ m^3$ 未満であり、 酸素の濃度が $1\ \times\ 1\ 0^{19}/c\ m^3$ 未満であることを特徴とする半導体装置。

【請求項4】

画素部及び駆動回路を同一の絶縁体上に形成した半導体装置において、

前記画素部及び前記駆動回路における薄膜トランジスタの全てはPチャネル型であり、

電極を覆う絶縁膜上に形成された半導体層は、反射電子線回折パターン法で検出される {101} 面の前記半導体層の表面となす角が10度以内である割合が20%以上であり、かつ、{001} 面の前記半導体層の表面となす角が10度以内である割合が3%以下であり、かつ、{111} 格子面の前記半導体層の表面となす角が10度以内である割合が5%以下であり、かつ、二次イオン質量分析法において検出される窒素及び炭素の濃度が5×10¹⁸/cm³未満であり、酸素の濃度が1×10¹⁹/cm³未満であることを特徴とする半導体装置。

【請求項5】

画素部及び駆動回路を同一の絶縁体上に形成した半導体装置において、

前記画素部及び前記駆動回路における薄膜トランジスタはNチャネル型または Pチャネル型であり、

電極を覆う絶縁膜上に形成された半導体層は、反射電子線回折パターン法で検 出される {101} 面の前記半導体層の表面となす角が10度以内である割合が 20%以上であり、かつ、 {001} 面の前記半導体層の表面となす角が10度 以内である割合が 3 %以下であり、かつ、 $\{1\ 1\ 1\}$ 格子面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が 5 %以下であり、かつ、二次イオン質量分析法において検出される窒素及び炭素の濃度が $5\times 1\ 0^{18}/c\ m^3$ 未満であり、酸素の濃度が $1\times 1\ 0^{19}/c\ m^3$ 未満であることを特徴とする半導体装置。

【請求項6】

画素部を絶縁表面上に形成した半導体装置において、

前記画素部における薄膜トランジスタの半導体層は、電極を覆う絶縁膜上に形成され、

前記画素部における薄膜トランジスタのチャネル形成領域は、反射電子線回折パターン法で検出される {101} 面の前記半導体層の表面となす角が10度以内である割合が20%以上であり、かつ、{001} 面の前記半導体層の表面となす角が10度以内である割合が3%以下であり、かつ、{111} 格子面の前記半導体層の表面となす角が10度以内である割合が5%以下であり、かつ、二次イオン質量分析法において検出される窒素及び炭素の濃度が5×10¹⁸/cm³未満であり、酸素の濃度が1×10¹⁹/cm³未満であることを特徴とする半導体装置。

【請求項7】

請求項1乃至請求項6のいずれか一項において、前記チャネル形成領域は、シリコンを主成分とし、ゲルマニウムを含有する半導体であり、前記チャネル形成領域に含まれるゲルマニウムの含有量は、0.1原子%以上10原子%以下であることを特徴とする半導体装置。

【請求項8】

請求項1乃至請求項7のいずれか一項において、前記チャネル形成領域は、前 記絶縁膜との界面から膜厚方向に遠ざかるにつれてゲルマニウムの濃度が高くな る濃度勾配を有していることを特徴とする半導体装置。

【請求項9】

請求項1 乃至請求項8 のいずれか一項において、前記チャネル形成領域に含まれる金属元素の濃度が $1 \times 10^{17} / c \, m^3$ 未満であることを特徴とする半導体装置。

【請求項10】

請求項9において、前記金属元素は、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種であることを特徴とする半導体装置。

【請求項11】

請求項1乃至10のいずれか一項において、前記電極は、ゲート電極であることを特徴とする半導体装置である。

【請求項12】

請求項1乃至11のいずれか一項において、前記電極を覆う絶縁膜は、ゲート 絶縁膜であることを特徴とする半導体装置である。

【請求項13】

請求項1乃至12のいずれか一項において、前記半導体層の厚さは20nm~ 100nmであることを特徴とする半導体装置。

【請求項14】

請求項1乃至13のいずれか一項において、前記半導体層の表面に対して水平 に存在する格子面の間隔と、前記半導体層の表面に対して60°傾いて存在する 格子面の間隔との差は、

格子定数に換算した場合、0を越え0.002nm以下であることを特徴とする 半導体装置。

【請求項15】

請求項1乃至請求項14のいずれか一項において、前記半導体装置は携帯電話、 ビデオカメラ、携帯型情報端末、テレビ受像器、電子書籍、パーソナルコンピュ ータ、DVDプレーヤー、デジタルスチルカメラから選ばれた一つであることを 特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は結晶構造を有する半導体膜で活性領域を形成した半導体装置に関する。特に、薄膜トランジスタ、或いは、該薄膜トランジスタで回路を形成した半導

体装置に関する。尚、本明細書において半導体装置とは、半導体特性を利用して機能しうる装置全般を指し、半導体集積回路、電気光学装置、電子機器は半導体装置の範疇に含まれるものとする。

[0002]

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能 しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体 装置である。

[0003]

【従来の技術】

厚さ数 n mから数百 n m程度の結晶構造を有する半導体膜(以下、結晶質半導体膜という)を用いて、薄膜トランジスタ(以下、TFTという)を作製する技術が開発されている。TFTは液晶表示装置に用いるスイッチング素子として実用化が進み、近年においてはガラス基板上に半導体集積回路を形成することも可能になっている。

[0004]

TFTに用いる結晶質半導体膜の材料は、主としてシリコンが用いられている。結晶構造を有するシリコン膜(以下、結晶質シリコン膜という)は、プラズマ CVD法や減圧CVD法により、ガラスまたは石英などの基板上に堆積した非晶質シリコン膜を、加熱処理、或いはレーザー光の照射(以下、本明細書中においてレーザー処理という)により結晶化したものが利用されてきた。

[0005]

しかし、加熱処理による場合には、非晶質シリコン膜を結晶化させるために6 00℃以上の温度で10時間以上の加熱処理が必要とされている。この処理温度 と処理時間は、TFTの生産性を考慮すると必ずしも適切な方法とは考えられて いない。TFTを用いた応用製品として液晶表示装置を考慮すると、基板の大面 積化に対応するために大型の熱処理炉が必要となり、生産工程における消費エネ ルギーが増大するばかりか、広い面積に渡って一様な結晶を得ることが困難とな る。また、レーザー処理による場合には、レーザー発振器の出力の不安定さのた めに、やはり均質な結晶を得ることが困難である。このような結晶の品質のばら つきはTFTの特性ばらつきの原因となり、液晶表示装置やEL表示装置の表示 品質を低下させる要因として憂慮されていた。

[0006]

一方、非晶質シリコン膜にシリコンの結晶化を助長する金属元素を導入し、従来よりも低い温度の加熱処理で結晶質シリコン膜を作製する技術が開示されている。例えば、特開平7-130652号公報、特開平8-78329号公報では、非晶質シリコン膜にニッケルなどの金属元素を導入し、550℃、4時間の熱処理により結晶質シリコン膜を得ている。

[0007]

また、こうして作製された結晶質シリコン膜を用いたTFTは、単結晶シリコン基板を用いたMOSトランジスタの特性と比べ、依然劣っていた。ガラスや石英などの異種材料上に厚さ数 n mから数百 n m程度の半導体膜を結晶化させたとしても、複数の結晶粒が集合して成る多結晶構造しか得ることが出来ず、結晶粒中及び結晶粒界に多数存在する欠陥によりキャリアがトラップされ、TFTの性能を拘束する要因となっていた。

[0008]

【発明が解決しようとする課題】

しかしながら、上記従来の方法で作製される結晶質シリコン膜は、その結晶方位面がランダムに存在し、特定の結晶方位に対する配向率が低かった。加熱処理またはレーザー処理により得られる結晶質シリコン膜は、複数の結晶粒が析出し、{111} に配向する傾向があるが、その面方位に配向する割合が全体の20%を越えることはなかった。

[0009]

配向率が低い場合、異なる方位の結晶がぶつかる結晶粒界で、格子の連続性を保持することが殆ど不可能となり、不対結合手が多く形成されると推定できる。 粒界にできる不対結合手はキャリア(電子・ホール)の捕獲中心となり、輸送特性を低下させている。即ち、キャリアが散乱されたり、トラップされたりするため、このような結晶質半導体膜でTFTを作製しても高い電界効果移動度を有するTFTを期待することができない。また、結晶粒界はランダムに存在するため 、チャネル形成領域を特定の結晶方位をもつ結晶粒で形成することが不可能であり、TFTにおける電気的特性のバラツキの要因となる。

[0010]

本発明はこのような問題点を解決する手段を提供することを目的とし、非晶質 半導体膜を結晶化して得られる結晶質半導体膜の配向性を高め、そのような結晶 質半導体膜を活性層に用いたTFTを提供することを目的とする。

[0011]

【課題を解決するための手段】

結晶方位の分布は反射電子回折パターン(EBSP:Electron Backscatter d iffraction Pattern)により求める。EBSPは走査型電子顕微鏡(SEM:Sc anning Electron Microscopy)に専用の検出器を設け、一次電子の後方散乱から結晶方位を分析する手法である(以下、この手法を便宜上EBSP法と呼ぶ)。EBSP法の測定方法は図6により説明される。電子銃(ショットキー型電界放出電子銃)101、鏡体102、試料室103は通常の走査型電子顕微鏡と同じ構成である。EBSPを測定するにはステージ104を60度程度の傾きを設け試料109を設置する。この状態で試料に向かい合うように検出器106のスクリーン105を挿入する。

[0012]

ここで、結晶構造を持った試料に電子線が入射すると、後方にも非弾性散乱が 起こり、その中には試料中でブラッグ回折による結晶方位に特有の線状パターン (一般に菊地像と呼ばれる)も合わせて観察される。EBSP法は検出器スクリー ンに映った菊地像を解析することにより試料の結晶方位を求めている。

[0013]

図7は基板121上に形成された多結晶構造の結晶質半導体膜122を示している。多結晶構造は各結晶粒が異なった結晶方位を持っていることを前提としている。試料の電子線の当たる位置を移動させつつ方位解析を繰り返す(マッピング測定)ことで、面状の試料について結晶方位または配向の情報を得ることができる。入射電子線の太さは、走査型電子顕微鏡の電子銃のタイプにより異なるが、ショットキー電界放射型の場合、10~20nmの非常に細い電子線123が

照射される。マッピング測定では、測定点数が多いほど、また測定領域が広いほど、結晶配向のより平均化した情報を得ることができる。実際には、 100×100 の100 の100 の100 の100 の100 の100 の100 の100 の100 の程度の測定を行っている。

[0014]

マッピング測定により各結晶粒の結晶方位がすべて求まると、膜に対する結晶 配向の状態を統計的に表示できる。図8(A)にEBSP法により求められる逆 極点図の例を示す。逆極点図は多結晶体の優先配向を表示する際によく用いられ るもので、試料のある特定の面(ここでは膜表面)が、どの格子面に一致している かを集合的に表示したものである。

[0015]

図8 (A) の扇形状の枠は一般に標準三角形と呼ばれるもので、この中に立方 晶系における全ての指数が含まれている。またこの図中における長さは、結晶方 位における角度に対応している。たとえば {001} と {101} の間は45度 、{101} と {111} の間は35.26度、{111} と {001} の間は 54.74度である。また、白抜きの点線は {101} からのずれ角5度及び1 0度の範囲を示している。

[0016]

図8(A)は、マッピングにおける全測定点(この例では11655点)を標準 三角形内にプロットしたものである。 {101} 付近で点の密度が濃くなっていることがわかる。図8(B)は、このような点の集中度を等高線表示したものである。ここで数値は各結晶粒が完全に無秩序な配向だと仮定した場合、すなわち 標準三角形内に点を偏りなく分布させた場合に対する倍率を示しており無次元数である。

[0017]

このように特定の指数(ここでは {101}) に優先配向している事がわかった場合、その指数近傍にどの程度の結晶粒が集まっているか、その割合を数値化することで、優先配向の度合いをよりイメージしやすくなる。例えば図8(A)に例示した逆極点図において{101} からのずれ角5度及び10度の範囲(図中

に白点線で示す) に存在する点数の全体に対する割合を配向率として次式により 求めて示すことができる。

[0018]

【数1】

[0019]

この割合は、次のように説明することもできる。図8(A)のように{101}付近に分布が集中している場合、実際の膜においては図10のように、各粒の<101>方位は基板に概略垂直であるが、その周りにやや揺らぎを持って並んでいることが予想される。この揺らぎの角に許容値を5度、10度と設け、それより小さいものの割合を数値で示してゆくのである。たとえば図9では、ある結晶粒の<101>方位は、許容5度の範囲には含まれないが、許容10度の範囲には含まれていることになる。後述のデータにおいては、以上に説明したように許容ずれ角を度及び10度と定め、それを満たす結晶粒の割合を表示してゆく。

[0020]

本明細書で開示する発明の構成は、

電極を覆う絶縁膜上に半導体層を有する薄膜トランジスタが形成されている半 導体装置において、

チャネル形成領域と、一導電型の不純物が添加された不純物領域とを含む半導 体層を有し、

前記チャネル形成領域は、反射電子線回折パターン法で検出される $\{1\ 0\ 1\}$ 面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $2\ 0$ %以上であり、かつ、 $\{0\ 0\ 1\}$ 面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が3 %以下であり、かつ、 $\{1\ 1\ 1\}$ 格子面の前記半導体層の表面となす角が $1\ 0$ 度以内である割合が $5\ \%$ 以下であり、かつ、二次イオン質量分析法において検出される窒素及び炭素の濃度が $5\times 1\ 0^{18}/c\ m^3$ 未満であることを特徴とする半導体装置である。

[0021]

また、上記構成において、前記チャネル形成領域は、シリコンを主成分とし、 ゲルマニウムを含有する半導体であり、前記チャネル形成領域に含まれるゲルマ ニウムの含有量は、0.1原子%以上10原子%以下であることを特徴としてい る。また、前記半導体層の厚さは20nm~100nmであることを特徴として いる。

[0022]

また、上記構成において、前記電極はゲート電極であり、前記絶縁膜はゲート 絶縁膜であって、前記薄膜トランジスタの構造は逆スタガ型TFTである。

[0023]

また、上記構成において、半導体層は、非晶質半導体膜に金属元素を添加して、加熱処理とレーザー処理により作製された結晶構造を有していることを特徴としている。また、このレーザー処理の後、さらにハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプなどの光を照射してもよい。

[0024]

また、上記構成において、前記金属元素としては、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種を用いることができる。また、結晶質半導体膜の形成後に金属元素のゲッタリングを行い、前記チャネル形成領域に含まれる金属元素の濃度が $1 \times 10^{17}/c$ m^3 未満とすることが好ましい。

[0025]

また、上記構成において、前記チャネル形成領域は、前記絶縁膜(ゲート絶縁膜)との界面から膜厚方向に遠ざかるにつれてゲルマニウムの濃度が高くなる濃度勾配を有している。なお、図13には、シリコンを主成分とし、ゲルマニウムを含有する半導体層にレーザー処理を行った場合、半導体層中にゲルマニウムの濃度勾配が生じることが示されたデータである。図13(A)は10ppmのNi水溶液を用いてNiを半導体膜(シリコンを主成分とし、ゲルマニウムを含有する半導体膜)に導入した後、加熱処理(550℃、4時間)を施した試料に対して深さ方向のSIMSデータを測定した結果である。また、図13(B)は、

図13 (A) の試料にさらにレーザー処理 ($471 \,\mathrm{m\,J/c\,m^2}$) を施して、深 さ方向のSIMSデータを測定した結果である。また、図13 (C) は、図13 (A) の試料にレーザー処理 ($521 \,\mathrm{m\,J/c\,m^2}$) を施した試料に対して深さ 方向のSIMSデータを測定した結果である。

[0026]

また、画素部及び駆動回路を同一の絶縁表面上に形成した半導体装置において、前記画素部及び前記駆動回路における薄膜トランジスタの全てをNチャネル型で構成することができる。なお、この薄膜トランジスタは、逆スタガ型であって、半導体層は、上述した各特徴を有する同様の{101}格子面の配向率が高い半導体膜である。

[0027]

また、画素部及び駆動回路を同一の絶縁体上に形成した半導体装置において、前記画素部及び前記駆動回路における薄膜トランジスタの全てをPチャネル型で構成することができる。なお、この薄膜トランジスタは、逆スタガ型であって、半導体層は、上述した各特徴を有する同様の{101}格子面の配向率が高い半導体膜である。

[0028]

また、画素部及び駆動回路を同一の絶縁体上に形成した半導体装置において、前記画素部及び前記駆動回路における薄膜トランジスタをNチャネル型またはPチャネル型で構成することができる。なお、この薄膜トランジスタは、逆スタガ型であって、半導体層は、上述した各特徴を有する同様の{101} 格子面の配向率が高い半導体膜である。

[0029]

また、画素部を絶縁表面上に形成した半導体装置において、前記画素部における薄膜トランジスタの半導体層は、電極を覆う絶縁膜上に形成された逆スタガ型であって、半導体層は、上述した各特徴を有する同様の{101} 格子面の配向率が高い半導体膜である。

[0030]

また、上記各構成において、前記半導体層の表面に対して水平に存在する格子

面の間隔と、前記半導体層の表面に対して60°傾いて存在する格子面の間隔との差は、格子定数に換算した場合、0を越え0.002 n m以下であることを特徴としている。

[0031]

【発明の実施の形態】

本願発明の実施形態について、以下に説明する。

[0032]

本発明は {101} 格子面の配向率が高い半導体膜でTFTを形成することに特徴を有している。配向率の高い結晶質半導体膜は、シリコンを主成分とし、ゲルマニウムを0.1原子%以上10原子%以下含有する半導体材料によりはじめて実現することができる。このような半導体膜を得る典型的な一実施形態は、シリコン原子及びゲルマニウム原子の水素化物またはフッ化物または塩化物によるガスを用い、プラズマCVD法または減圧CVD法により作製される非晶質半導体膜の表面に該非晶質半導体膜の結晶化を助長する金属元素を導入し、当該金属元素を利用して加熱処理により結晶質半導体膜を形成する。

[0033]

本発明において、半導体膜を形成するための基板は、アルミナホウケイ酸ガラスやバリウムホウケイ酸ガラスなどの無アルカリガラス基板が適している。代表的にはコーニング社の#7059ガラス基板や#1737ガラス基板を用いる。その他に石英基板やサファイア基板を用いても良い。或いは、シリコン、ゲルマニウム、ガリウム・砒素などの半導体基板の表面に絶縁膜を形成し、これを基板としても良い。

[0034]

また、基板として上記ガラス基板を用いる場合には、非晶質半導体膜とガラス基板との間に窒化シリコン、酸化シリコン、または酸化窒化シリコンなどでブロッキング層を形成する。こうして、ガラス基板中に含まれるアルカリ金属元素などの不純物元素が半導体膜中に拡散することを防ぐ。例えば、プラズマCVD法でSiH4、NH3、N2を反応ガスとして用い、窒化シリコン膜を形成する。または、SiH4、N2O、NH3を反応ガスとして用い、酸化窒化シリコン膜を形

成する。ブロッキング層の厚さは20~200nmで形成する。

[0035]

非晶質半導体膜の形成は、プラズマCVD法または減圧CVD法、その他適宜の方法により行う。プラズマCVD法を適用する場合には、 SiH_4 と GeH_4 とから成る反応ガス、或いは、 SiH_4 と H_2 で希釈した GeH_4 成る反応ガスを加えて反応室に導入し、 $1\sim200$ MHzの高周波放電により分解し基板上に非晶質半導体膜を堆積させる。反応ガスは、 SiH_4 の代わりに Si_2 H $_6$ または SiF_4 を、 GeH_4 の代わりに GeF_4 を採用しても良い。減圧CVD法を用いる場合にも同様な反応ガスを適用することが可能であり、好ましくはHeで反応ガスを希釈して、 $400\sim500$ Cの温度で基板上に非晶質半導体膜を堆積する。いずれにしても、本発明で用いる上記ガスは、堆積される非晶質半導体膜に取り込まれる酸素、窒素、炭素などの不純物元素の濃度を低減するために高純度に精製されたものを用いる。堆積される非晶質半導体膜の厚さは $20\sim100$ nmの範囲とする。

[0036]

本発明に用いる非晶質半導体膜は、シリコンを主成分としゲルマニウムを 0. 1原子%~10原子%未満、好ましくは 1~5原子%の範囲で含有している。ゲルマニウムの含有量は、代表的な反応ガスとして用いられる S i H_4 とG e H_4 の混合比により調節することができる。また、非晶質半導体中に含まれる窒素及び炭素の濃度は 5×1 0 18/c m 3未満、酸素の濃度は 1×1 0 19/c m 3 未満とし、非晶質半導体膜の結晶化の過程において、作製される結晶質半導体膜の電気的特性に悪影響が出ないようにする。

[0037]

上記のように形成した非晶質半導体膜の表面に、該非晶質半導体膜の結晶化を助長する金属元素を導入する。金属元素としては、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスニウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)、金(Au)から選ばれた一種または複数種の金属元素を用いる。これら金属元素は、本明細書に記載する何れの発明においても非晶質半導体膜の結晶化を助長

する金属元素として使用することができる。上記いずれの金属元素を用いても同 質、同様の効果を得ることができるが、代表的にはニッケルを用いる。

[0038]

これら金属元素を導入する箇所は、非晶質半導体膜の全面、或いは非晶質半導体膜の膜面における適宜箇所のスリット状の面または点状の面などとする。前者の場合には、当該非晶質半導体膜の基板側に位置する面または基板側とは反対の面のいずれであっても良い。後者の場合には、好ましくは非晶質半導体膜上に絶縁膜が形成され、その絶縁膜に設けられた開孔を利用して金属元素を導入することができる。開孔の大きさに特に限定はないが、その幅は10~40μmとすることができる。また、その長手方向の長さは任意に決めれば良く、数十μm~数十cmの範囲とすることができる。

[0039]

これらの金属元素を導入する方法は、当該金属膜を非晶質半導体膜の表面又は 内部に存在させる手法であれば特に限定はなく、例えば、スパッタ法、蒸着法、 プラズマ処理法(含むプラズマCVD法)、吸着法、金属塩の溶液を塗布する方 法などを使用することができる。プラズマ処理法は、不活性ガスによるグロー放 電雰囲気において、陰極からスパッタされる当該金属元素を利用する。また、金 属塩の溶液を塗布する方法は簡易であり、金属元素の濃度調整を行いやすい点で 有用である。

[0040]

金属塩としては各種塩を用いることが可能であり、溶媒としては水、アルコール類、アルビデト類、エーテル類その他の有機溶媒、または水とこれらの有機溶媒の混合物を用いることができる。また、それらの金属塩が完全に溶解した溶液とは限らず、金属塩の一部または全部が懸濁状態で存在する溶液であっても良い。いずれの方法を採用するにしても、当該金属元素は非晶質半導体膜の表面又は内部に分散させて導入する。

[0041]

上記何れかの方法で金属元素を導入した後、当該金属元素を利用して非晶質半 導体膜の結晶化を行う。結晶化は加熱処理、レーザー光または紫外線、赤外線な どの強光の照射によって行う。加熱処理のみでも {101} に優先的に配向する結晶質シリコン膜を得ることができるが、好ましくは、加熱処理を行いその後レーザー光などの強光の照射を行う方法を適用する。加熱処理後のレーザー処理は、結晶粒内に残される結晶欠陥を修復し消滅させることができ、作製される結晶の品質を向上させる目的に対して有効な処置となる。また、レーザー処理のみでも {101} に優先的に配向する結晶質シリコン膜を得ることができるが、好ましくは、レーザー処理を行いその後ハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプなどを光源とした強光の照射を行う方法を適用することも可能である。

[0042]

加熱処理は450~1000℃の範囲で行うことが可能であるが、温度の上限は使用する基板の耐熱温度が一つの上限として考慮される。ガラス基板の場合にはその歪み点以下が上限温度の一つの根拠となる。例えば、歪み点667℃のガラス基板に対しては、660℃程度が限度と見るべきである。必要とされる時間は加熱温度や、その後の処理条件(例えばレーザー光を照射する処理の有無など)により適宜設定するが、好適には550~600℃にて4~24時間の加熱処理を行う。また、その後レーザー処理を行う場合には、500~550℃にて4~8時間の熱処理を行う。以上の加熱処理は空気中や水素雰囲気中でも良いが、好適には窒素或いは不活性ガス雰囲気中にて行う。

[0043]

また、ゲート電極とゲート絶縁膜を形成した後に非晶質半導体膜を上記結晶化 方法で加熱する場合には、温度の上限は使用するゲート電極材料の耐熱温度を考 慮する必要がある。

[0044]

また、レーザー処理は、波長400 n m以下のエキシマレーザーや、YAGレーザーまたはYVO $_4$ レーザーの第2高調波(波長532 n m)~第4高調波(波長266 n m)を光源として用いて行う。これらのレーザー光は光学系にて線状またはスポッ状に集光し、そのエネルギー密度を $100\sim700\,\mathrm{m\,J/c\,m^2}$ として照射し、上記のように集光したレーザービームを基板の所定の領域に渡って

走査させ処理を行う。その他、レーザーの代わりに、ハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプなどを光源としても良い。また、レーザー処理の後、ハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプなどの光を照射してもよい。

[0045]

以上のような工程により、本発明の如き {101} 面の配向率が高い結晶質半導体膜が得られるメカニズムは、現段階で必ずしも明らかではないが、概略以下のように推測することができる。

[0046]

まず、結晶化は400~500℃の加熱処理により金属元素とシリコンが反応してシリサイドが形成され、これが結晶核となりその後の結晶成長に寄与する。例えば、代表的な金属元素としてニッケルを用いた場合、ニッケルシリサイド(以下、NiSi2と記する)が形成される。NiSi2の構造はホタル石型構造であり、ダイアモンド型構造のシリコン格子間にニッケル原子を配置した構造となっている。NiSi2からニッケル原子が無くなるとシリコンの結晶構造が残ることになる。数々の実験の結果から、ニッケル原子は非晶質シリコン側に移動していくことが判明しており、この理由は非晶質シリコン中の固溶度の方が結晶シリコン中のそれよりも高いためであると考えられる。従って、あたかもニッケルが非晶質シリコン中を移動しながら結晶シリコンを形成するようなモデルを立案することができる。

[0047]

NiSi2は特定の配向性を持たないが、非晶質半導体膜の厚さを $20\sim100$ nmとすると基板表面に対し平行な方向しか成長することが許されなくなる。この場合、NiSi2と結晶シリコンの(111)面とが接する界面エネルギーが最も小さいので、結晶質シリコン膜の表面と平行な面は(110)面となり、この格子面が優先的に配向する。結晶成長方向が基板表面に対し平行な方向に、しかも柱状に成長する場合には、その柱状結晶を軸とした回転方向には自由度が存在するため、必ずしも(110)面が配向するとは限らないため、その他の格子面も析出すると考えられる。

[0048]

本発明は、結晶質半導体膜の {101} 格子面の配向を高めるために、柱状結晶の回転方向に制約を与え、自由度を低減させる手段として非晶質シリコンに 0. 1原子%以上10原子%以下のゲルマニウムを含有させる手段を見いだしたものである。

[0049]

まず、非晶質シリコンに 0. 1原子%以上 1 0原子%以下のゲルマニウムを含有させると結晶核の発生密度が低下することが観測されている。図 5 はその結果を示し、非晶質シリコン膜の成膜時に添加する G e H₄の量が増加するに従い、即ち、非晶質シリコン膜に取り込まれるゲルマニウムの濃度が増加するに従い、結晶核密度が低下している傾向が示されている。結晶核である N i S i 2が形成されるとき、原子間距離の違いによりゲルマニウムは排除されつつ上述の結晶成長が起こっていることが予想される。従って、ゲルマニウムは柱状結晶の外側に偏析するような形となり、その存在が柱状結晶を軸とした回転方向の自由度を低下させていると推定する。その結果、(1 1 0)面の配向率の高い結晶質半導体膜を得ることが可能となる。

[0050]

次に上述の本発明に基づいて作製される結晶質半導体膜について、その作製条件とEBSP法で観測される結晶の配向性との関連について示す。表 1 はプラズマCVD法で作製する非晶質半導体膜の作製条件を示す。高周波電力は0. 3 5 W/cm² (2 7 M H z) であるが、繰り返し周波数 1 0 k H z (デューティ比 3 0%) のパルス放電に変調して平行平板型のプラズマCVD装置の陰極に給電した。その他、共通条件として反応圧力 3 3. 2 5 P a、基板温度 3 0 0 $\mathbb C$ 、電極間隔 3 5 m m とした。

[0051]

【表1】

項目	SGN30	SGN10	SGN5	SN	
SiH ₄ 流量	[sccm]	70	90	95	100
GeH ₄ (H ₂ へース 10%)流量	[sccm]	30	. 10	5	0
RF power	[W/cm ²]	0.35	←	←	←
パルス周波数	[KHz]	10	←	←	+
Duty	[%]	30	←-	←	←
圧力	[Pa]	33.25	←	←	←
基板温度(Tsub)	[°C]	300	←	←	←
電極間隔(GAP)	[mm]	35		←	

[0052]

そして、シリコンに対するゲルマニウムの含有量を変化させるために、合計流量が一定になるようにして、 SiH_4 と H_2 で10%に希釈した GeH_4 のガス流量の混合比を変化させている。表1に記載の条件において、成膜条件#SGN30、#SGN10、#SGN5では#B2で#B2の純度は#B3の、#B3のに合った。#B4の純度は#B9。#B999%以上のものを、また#B4は窒素、炭化水素化合物が#B4の加度に#B9。#B999%以上の以下の高純度品を用いた。また、#B8のは#B8がかり、#B9の高純度品を用いた。また、#B8のは#B8がかり、#B8がかり、#B9の高純度品を用いた。また、#B8のは#B8がかり、#B8がかり、#B9の高純度品を用いた。また、#B8のは#B8がかり、#B8がかり、#B9の高純度品を用いた。また、#B8のは#B8がかり、#B9の高純度品を用いた。また、#B8のは#B8がかり、#B9の高純度品を用いた。また、#B8のは#B8がかり、#B9の高純度品を用いた。

[0053]

このような条件で作製される非晶質半導体膜に含まれる窒素、炭素、酸素のそれぞれの含有量は二次イオン質量分析法(SIMS)によって測定されている。図4 はその結果を示す。測定に用いた試料は、シリコン基板上に#SN、#SGN 5、#SGN 1 0 の順に積層したものであるが、いずれの成膜条件においても窒素、炭素の含有量は#5×1 0 #6 #7 c m #3 未満である。

[0054]

こうして作製された非晶質半導体膜の結晶化は、金属元素としてニッケルを用い 、窒素雰囲気中550℃にて4時間の加熱処理及びレーザー処理で行った。ニッ ケルは酢酸ニッケルを含有する水溶液を用い、スピナーで塗布した。また、レー ザー処理は $X \in C \ 1$ エキシマレーザー(波長 $3 \ 0 \ 8$ nm)を用い、照射エネルギー密度 $3 \ 0 \ 0 \sim 6 \ 0 \ 0$ m J $/ \ c$ m 2 、重ね合わせ率 $9 \ 0 \sim 9 \ 5$ %で照射した。レーザー処理は加熱処理により結晶化した膜の未結晶化部分の結晶化や、結晶粒内に欠陥を補修するために行った。

[0055]

結晶質半導体膜に残存する欠陥は水素化処理により、 $0.01\sim1$ 原子%程度の水素を含有させることにより効果的に低減させることができる。水素化は水素を含む雰囲気中で $350\sim500$ の加熱処理により行うことができる。また、プラズマにより生成された水素を用いて水素化を行うことも可能である。また、 SiF_4 、 GeF_4 などのフッ化物により堆積された膜は $0.001\sim1$ 原子%程度のフッ素が膜中に残存し、欠陥を補償する元素となる。

[0056]

図3は、こうして結晶化した#SGN10と#SGN30のゲルマニウム濃度をSIMSにより評価した結果を示す。シリコンに対してゲルマニウムの含有量は、#SGN5で1.5原子%、#SGN10では3.5原子%、#SGN10では11.0原子%の濃度で含まれている。SiH4に対するGeH4の流量比から換算すると、シリコンに対してゲルマニウムは3~4倍の割合で膜中に取り込まれている。これは、SiH4に対しGeH4の方がグロー放電にて分解するエネルギーが小さいためである。

[0057]

結晶方位の詳細はEBSP法により求めている。図1は表1に示した#SGN 100条件で作製した非晶質シリコン膜を用い、添加する酢酸ニッケルを含有する水溶液のニッケル濃度を1ppm、3ppm、10ppm、30ppmとした場合の結晶質シリコン膜の逆極点図をそれぞれ示している。結晶化の条件は、580 にて4時間の加熱処理を行ったものである。結晶の配向率は $\{101\}$ に強く配向して、その他に $\{001\}$ と $\{111\}$ の中間にある $\{311\}$ 面に配向している傾向が見られる。 $\{101\}$ の配向率はニッケルの濃度依存性が見られ、低濃度になるに従い配向率が高くなっている。図2は $\{101\}$ 配向率のニッケル濃度依存性を示すグラフであり、 GeH_4 の添加量が5sccmと10s

ccmである場合を示している。配向率は#SGN10の場合にニッケル濃度と強い相関を示し、ニッケル濃度0.1ppmの時に61%の配向率、ニッケル濃度0.3ppmの時に60%の配向率が得られている。

[0058]

一方、図44は、Geを含まない非晶質シリコン膜(#SN)を用い、添加する酢酸ニッケルを含有する水溶液のニッケル濃度を#10ppmとして、#550℃、4時間の加熱処理及びレーザー処理で得られた場合の結晶質シリコン膜の逆極点図をそれぞれ示している。また、レーザー処理は#2011年シマレーザー(波長308nm)を用い、照射エネルギー密度300~600mJ/cm²、重ね合わせ率90~95%で照射した。図44から、試料では#101#10 面と、#001#12 と#111#13 の中間にある#311#13 面に配向している傾向が見られる。

[0059]

表2は逆極点図を基にして、各種試料について{101}、{001}、{1 11}、{113}の配向率を、各格子面が膜表面となす角度が5度以内、及び 10度以内の範囲にある割合を求めた結果を示している。

[0060]

【表2】

単位%

								1 1
試料	{101}		{001}		{111}		{113}	
	10°	5°	10°	5°	10°	5°	10°	5°
#SGN30	19	1	8	2	7	3	19	5
#SGN10	31	14	1	0	3	1	10	3
#SGN5	20	6	1	0	3	0	12	3
#SN	12	3	1	0	7	2	15	3
#HS	4	1	10	3	12	6	18	4

[0061]

表 2 において試料 (#HS) では $\{1\ 1\ 3\}$ と $\{1\ 1\ 1\}$ の配向率が高く、それぞれ $1\ 8\%$ ($1\ 0$ 度以内)、 $1\ 2\%$ ($1\ 0$ 度以内)となっている。また、#S Nでは $\{1\ 0\ 1\}$ と $\{3\ 1\ 1\}$ の配向率が高くなっている。 $\{3\ 1\ 1\}$ は対称性の立場から等価な格子面の数が他と比較して最も多く、ランダムに配向する多結

晶体では発生する確率がその分高くなる。

[0062]

一方、ゲルマニウムを添加した#SGN30、#SGN10、#SGN5においても試料内の比較において傾向が見られ、膜中に含有するゲルマニウム濃度により結晶の配向が変化することを示している。#SGN10、#SGN5で特に注目される傾向は、他の格子面に対して{101}格子面の配向が強く、#SGN10ではずれ角10度以内が31%、5度以内でも14%となっている。また、#SGN5ではずれ角10度以内が20%、5度以内で6%となっている。このような{101}格子面に対する高い配向率はゲルマニウムを添加しない他の試料では達成されない新規な効果が得られている。

[0063]

しかし、#SGN30において、膜中に含有するゲルマニウムの含有量が11原子%に増加すると {101} 格子面の配向率は低下してしまうことが示されている。また、#SGN5において1.5原子%に低下しても配向率が20%低下している。従って、この結果が意味するところは、 {101} の配向率を高めるためには非晶質シリコン膜中に含有させるゲルマニウムの濃度には適した範囲があり、その濃度範囲は0.1原子%から10原子%、好ましくは1~5原子%程度であることがわかる。

[0064]

勿論、このような $\{1\ 0\ 1\}$ 格子面に対して高い配向性を示す結晶質半導体膜は、添加するゲルマニウムの濃度を0.1原子%以上 $1\ 0$ 原子%以下の範囲で添加するだけでなく、膜中に含まれる酸素、窒素、炭素の元素の濃度を $1\times 1\ 0^{19}$ / c m^3 未満にすること、及び膜厚を $2\ 0\sim 1\ 0\ 0\ n$ mの範囲として、基板表面と平行な方向の成長が支配的となるようにすることの相乗効果により達成される

[0065]

このような {110} 格子面の配向率の高い結晶質半導体膜はTFTのチャネル形成領域、光起電力素子の光電変換層など素子の特性を決定付けるチャネル形成領域に好適に用いることができる。

[0066]

また、格子面間隔の測定はX線回折法により求めている。

[0067]

X線回折法では、回折角 2θ をスキャンしながら回折強度の測定を行う。このとき強度がピークとなった 2θ の測定からブラッグの式($2d\sin\theta = \lambda$ 、 λ はX線の波長)格子面間隔 d を求めることができる。ここで 2θ スキャンを遅くしてピーク位置を精密に求めると、格子に加わっている歪についての情報も得ることができる。

[0068]

多結晶シリコン膜(試料B)と、Geを含ませた(成膜時ガス流量10sccm)シリコン膜(試料A)について測定を行い、d値を比較した結果が表3である。

[0069]

【表3】

測定指数	Psi[°]	2 <i>θ</i> [°]	$\Delta 2\theta$ [°]		
(310)	0	100.628	-0.0080		
	60	100.620			
(110)	0	40.2444	0.0254		
	60	40.2698			

タングステン標準試料の測定

[0070]

両試料とも石英基板を使用し、膜厚 5 4 n mとして各条件をそれぞれ、N i 添加 1 0 p p m 水溶液、結晶化(500℃で1時間の加熱処理と、580℃で8時間の加熱処理)とした。測定は半導体膜に平行な格子面のほか、図 4 2 及び図 4 3 に示すように試料にあおり角を持たせることにより、半導体膜から60°の角を持った格子面についても行った。この様子を模式的に図 4 3 (a) 及び図 4 3 (b) に示す。

[0071]

また、2 θ の大きい回折を用いたほうが測定精度は向上する。両試料で配向の 違いにより測定できる回折が異なっていたが、それぞれについて予備測定により 2 θ の最も大きい回折を調べ、それらについて測定を行った。本測定に用いた回 折は、試料Bでは(440)、試料Aでは(220)であった。

[0072]

あおり角を持たせた場合、 2θ の値には装置のX線光学系に特有の系統的なずれが生じる。このずれはわずかであるが、本測定ではその影響が無視できなくなるため、あらかじめ標準試料(無配向のタングステン粉末)を用いてあおり角 0° 、 6° で 2θ 値の測定を行い、そのときのずれ量を用いて補正を行った。標準試料の測定結果を表4に示す。

[0073]

【表4】

試 測定 2θ[°] 2θ[°] Psi d[nm]a[nm] $\triangle a[nm]$ 料 指数 (補正後) 0 106.9092 0.0960934 0.54359 (440)Α 0.00164 106.4369 60 106.4449 0.0963836 0.54523 47.4447 0 0.1918942 0.54276 В (220)0.00272 47.2188 47.1934 60 0.1928572 0.54548

試料の測定

[0074]

ここでは多結晶試料の本測定における指数と 2θ が近い回折を選んでいる。すなわち試料Aでは(440)回折($2\theta=106$ ° 付近)を測定したので、タングステンの(310)回折($2\theta=100.628$ °)で補正を行った。一方、試料Bでは(220)回折($2\theta=47$ ° 付近)を測定したので、タングステンの(110)回折($2\theta=40.2444$ °)で補正を行った。

[0075]

また、表3に示したように、あおり角Psiで比較すると、どちらの試料も0°に比べ60°の場合のほうがd値は大きく、従って格子が膜に水平方向に伸びた歪を有していることがわかる。格子定数aに換算して試料間の比較を行うと、Geを含ませた試料では両者の差は0.00164nmであるのに対して、含ませていないものでは0.00272nmと、より大きい値になっている。従って非晶質シリコン膜成膜時にGeを含ませておくことにより、結晶化後の膜の歪を緩和させることができる。

[0076]

以下に、上記ゲルマニウムを含む結晶質シリコン膜の作製方法を詳細に説明する。

[0077]

(実施の形態1)

図11で説明する結晶質半導体膜の作製方法は、ゲルマニウムを含む非晶シリコン膜の全面にシリコンの結晶化を助長する金属元素を添加して結晶化を行う方法である。まず、図11において、ガラス基板201はコーニング社の#1773ガラス基板に代表されるガラス基板を用いる。基板201の表面には、ブロッキング層202としてプラズマCVD法で SiH_4 と N_2 Oを用い酸化窒化シリコン膜を100nmの厚さに形成する。ブロッキング層202はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設ける。

[0078]

[0079]

そして図11(B)で示すように、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層204を形成する。この場合、当該溶液の馴染みをよくするために、ゲルマニウムを含む非晶質シリコン

膜203の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンの表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。

[0080]

次に、500℃にて1時間の加熱処理を行い、ゲルマニウムを含む非晶質シリコン膜中の水素を放出させる。そして、550℃にて4時間に加熱処理を行い結晶化を行う。こうして、 $\{110\}$ 格子面の配向率の高い結晶質半導体膜205が形成される。(図11(C))

[0081]

さらに結晶化率(膜の全体積における結晶成分の割合)を高め、結晶粒内に残される欠陥を補修するために、結晶質半導体膜 205に対してレーザー光 206を照射するレーザー処理を行う。レーザーは波長 308 n mにて 30 H z で発振するエキシマレーザー光を用いる。当該レーザー光は光学系にて $400\sim600$ m J / c m 2 に集光し、 $90\sim95$ %のオーバーラップ率をもってレーザー処理を行う。こうして図 11 (D) に示す結晶質半導体膜 207 を得ることができる

[0082]

(実施の形態2)

非晶質半導体膜の結晶化を助長する金属元素を選択的に形成する方法を図12 (A)を用いて説明する。図12(A)において、基板220は前述のガラス基板または石英基板を採用する。ガラス基板を用いる場合には、実施の形態1と同様にブロッキング層を設ける。

[0083]

[0084]

[0085]

次に、酸化シリコン膜222に開孔部223を形成し、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布する。これにより、ニッケル含有層724が形成され、ニッケル含有層224は開孔部223の底部のみでゲルマニウムを含む非晶質シリコン膜221と接触する。

[0086]

結晶化は、加熱処理の温度500~650℃で4~24時間、例えば570℃にて14時間の熱処理を行う。この場合、結晶化はニッケルが接した非晶質シリコン膜の部分が最初に結晶化し、そこから基板の表面と平行な方向に結晶化が進行する。こうして形成された結晶質シリコン膜225は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。その後、酸化シリコン膜222を除去すれば結晶質シリコン膜225を得ることができる。

[0087]

(実施の形態3)

実施の形態1及び実施の形態2で説明した方法に従って作製される結晶質シリコン膜には結晶化において利用した金属元素が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、1×10¹⁹/cm³を越える濃度で残存している。勿論、このような状態でもTFTをはじめ各種半導体装置のチャネル形成領域に用いることが可能であるが、より好ましくは、ゲッタリングにより当該金属元素を除去することが望ましい。

[0088]

本実施の形態はゲッタリング方法の一例を図12(B)を用いて説明する。図12(B)の(a)において、基板230はガラス基板、或いは石英基板が採用される。ガラス基板を用いる場合には、実施の形態1と同様にブロッキング層を設ける。結晶質シリコン膜231の表面には、マスク用の酸化シリコン膜232が150nmの厚さに形成され、開孔部233が設けられ結晶質シリコン膜が露出した領域が設けられている。実施の形態2に従う場合には、図12(A)の(a)で示した酸化シリコン膜222をそのまま利用することが可能であり、図12(A)の(b)工程の後からそのまま本実施の形態の工程(図12(B)の(a))に移行することもできる。そして、イオンドープ法によりリンを添加して、 $1\times10^{19}\sim1\times10^{22}/cm^3$ の濃度のリン添加領域235を形成する。

[0089]

そして、図12(B)の(b)に示すように、窒素雰囲気中で550~800℃、5~24時間、例えば600℃にて12時間の熱処理を行うと、リン添加領域235がゲッタリングサイトとして働き、結晶質シリコン膜231に残存していた金属元素はリン添加領域235に偏析させることができる。

[0090]

その後、図12(B)の(c)で示すようにマスク用の酸化シリコン膜232と、リンが添加領域235とをエッチングして除去することにより、結晶化の工程で使用した金属元素の濃度が $1\times10^{17}/cm^3$ 未満にまで低減された結晶質シリコン膜236を得ることができる。

[0091]

なお、本明細書で例示するTFTは逆スタガ型のTFTであるため、非晶質半導体膜を形成する前にあらかじめゲート電極と、ゲート電極を覆うゲート絶縁膜を形成している。このゲート絶縁膜上に非晶質半導体膜を形成し、上記実施の形態1~3のいずれかを自由に組み合わせて{110}格子面の配向率の高い結晶質半導体膜を形成すればよい。

[0092]

以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な 説明を行うこととする。 [0093]

【実施例】

[実施例1]

ここでは、Nチャネル型の逆スタガ型TFTを作製する例について図14を用い、以下に説明する。

[0094]

まず、基板11を用意する。基板11としては、ガラス基板、石英基板、結晶性ガラスなどの絶縁性基板等を用いることができる。なお、基板からの不純物の拡散を防止してTFTの電気特性を向上させるための下地膜を設ける構成としてもよい。下地膜を設ける場合、その下地膜の材料としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜(SiOxNy)、またはこれらの積層膜等を100~500nmの膜厚範囲で用いることができ、形成手段としては熱CVD法、プラズマCVD法、蒸着法、スパッタ法、減圧熱CVD法等の形成方法を用いることができる。或いは、シリコン、ゲルマニウム、ガリウム・砒素などの半導体基板の表面に絶縁膜を形成し、これを基板としても良い。

[0095]

次いで、単層構造または積層構造を有するゲート配線(ゲート電極含む)12を形成する。ゲート配線12の形成手段としてはスパッタ法、蒸着法、熱CVD法、プラズマCVD法、減圧熱CVD法等を用いて10~1000nm、好ましくは30~300nmの膜厚範囲の導電膜を形成した後、公知のパターニング技術で形成する。また、ゲート配線12の材料としては、導電性材料または半導体材料を主成分とする材料、例えばTa(タンタル)、Mo(モリブデン)、Ti(チタン)、W(タングステン)、クロム(Cr)等の高融点金属材料、これら金属材料とシリコンとの化合物であるシリサイド、N型又はP型の導電性を有するポリシリコン等の材料、低抵抗金属材料Cu(銅)、A1(アルミニウム)等を主成分とする材料層を少なくとも一層有する構造であれば特に限定されることなく用いることができる。なお、ゲート配線の下層を低抵抗金属材料とし上層を高融点金属材料とした積層構造が好ましく、例えばA1(下層)とTa(上層)の積層構造、A1(下層)とW(上層)の積層構造、A1(下層)とCu(上層

) の積層構造が望ましい。また、ゲート配線を保護するための陽極酸化膜または 酸化膜を形成する構成としてもよい。

[0096]

次いで、ゲート絶縁膜を形成する。ゲート絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜(SiOx Ny)、有機樹脂膜(BCB(ベンゾシクロブテン)膜)、またはこれらの積層膜等を100~400nmの膜厚範囲で用いることができる。ゲート絶縁膜の形成手段としては熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。ここでは図14(A)に示すように、積層構造のゲート絶縁膜13a、13bを用いた。下層のゲート絶縁膜13aは、基板やゲート配線からの不純物の拡散を効果的に防止する窒化シリコン膜等を膜厚10nm~60nmの膜厚範囲で形成する。

[0097]

次いで、非晶質半導体膜を成膜する。非晶質半導体膜104としては、シリコンを主成分としゲルマニウムを0.1原子%~10原子%未満、好ましくは1~5原子%の範囲で含有している非晶質シリコンゲルマニウム膜または非晶質シリコン膜との積層膜を20~100nm、より好ましくは20~60nmの膜厚範囲で用いることができる。非晶質半導体膜の形成手段としては熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、スパッタ法等の形成方法を用いることができる。

[0098]

なお、上記ゲート絶縁膜13a、13bと非晶質半導体膜とを大気にさらすことなく連続成膜すれば、不純物がゲート絶縁膜と非晶質半導体膜との界面に混入しないため良好な界面特性を得ることができる。

[0099]

次いで、非晶質半導体膜の結晶化処理を行い、結晶質半導体膜を形成した後、 得られた結晶質半導体膜を所望の形状にパターニングする。(図14(A))な お、半導体膜のパターニングを行う工程順序は特に限定されず、例えば不純物元 素の添加後に行ってもよい。結晶化処理としては、実施の形態1及び2に示した 方法のうちいずれか一を用いればよい。さらに実施の形態3を用いて結晶質半導体膜中に含まれる金属元素をゲッタリングしてもよい。また、この結晶化処理の 直前に非晶質半導体膜表面の自然酸化膜をバッファーフッ酸等のフッ酸系のエッ チャントで除去すると、表面付近のシリコンの結合手が水素終端されて不純物と 結合しにくくなり、良好な結晶質半導体膜を形成することができるため好ましい

[0100]

次いで、結晶質半導体層14上に絶縁層15を形成する。この絶縁層15は不純物元素の添加工程時にチャネル形成領域を保護する。この絶縁層15としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜(SiOx Ny)、有機樹脂膜(BCB膜)、またはこれらの積層膜等を100~400nmの膜厚範囲で用いることができる。絶縁層15は、公知のパターニング技術、例えば通常の露光や裏面露光等を用いて形成する。(図14(B))

[0101]

次いで、フォトマスクを用いてレジストマスク16を形成し、結晶質半導体膜に n型を付与する不純物元素を添加するドーピング工程を行ない、第1の不純物領域 (n+ 領域) 17 a、18 aを形成する。(図15 (C))半導体材料に対して n型を付与する不純物元素としては、15族に属する不純物元素、例えば P、As、Sb、N、Bi等を用いることができる。この工程では、プラスマドーピング法によりドーピング条件(ドーズ量、加速電圧等)を適宜設定して表面が露出している結晶質半導体膜に P(リン)を添加する。他のドーピング方法としてイオン注入法を用いることもできる。また、この第1の不純物領域17 a は高濃度不純物領域であり、後のソース/ドレイン領域となるのでTFT作製完了時のシート抵抗が 500Ω以下(好ましくは 300Ω以下)となるように、ドーズ量を設定する。

[0102]

次いで、レジスト16を除去した後、絶縁層15をマスクとしてn型を付与する不純物元素を添加する2回目のドーピング工程を行ない、第2の不純物領域(n-領域)19、20を形成する。こうして形成される第2の不純物領域112

は低濃度不純物領域(以下、LDD領域)として機能するものである。なお、第 2の不純物領域19、20のリンの濃度は、SIMS分析で1×10¹⁵~1×10¹⁷atoms / c m³の範囲とすることが望ましい。この工程において、第1の不純物領域17a、18aには、さらに不純物が添加されて第1の不純物領域17b、18bが形成され、絶縁層15の直下には実質的に真性な結晶質半導体領域21(以下、チャネル形成領域)が残る。なお、本明細書中で実質的に真性とは、シリコンのフェルミレベルを変化させうる量の不純物元素を含まない領域、即ち、しきい値制御が可能な濃度範囲でN型またはP型を付与する不純物を含む領域、または意図的に逆導電型不純物を添加することにより導電型を相殺させた領域を示す。

[0103]

また、2回目のドーピングを行う前に絶縁膜を半導体層上に形成して、その絶縁膜の膜厚によりドーピング量を低濃度に制御してもよい。

[0104]

次いで、全面に層間絶縁膜22を形成する。層間絶縁膜22としては酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、有機性樹脂膜(ポリイミド膜、BCB膜等)のいずれか或いはそれらの積層膜を用いることができる。

[0105]

次いで、層間絶縁膜22の形成後、または層間絶縁膜22形成前にファーネスアニール、レーザーアニールまたはランプアニールにより不純物イオンの活性化およびドーピング時の損傷の回復を図る。この工程の際、同時に、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域(17b、18b、19、20)にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。

[0106]

そして、公知の技術を用いてコンタクトホールを形成した後、配線23、24 を形成して、図14(F)に示す状態を得る。この配線23、24はソース配線 またはドレイン配線として機能する。最後に水素雰囲気中で熱処理を行い、全体を水素化してNチャネル型TFTが完成する。

[0107]

なお、本実施例は上記ドーピング順序(n+ 領域 $\rightarrow n-$ 領域)とする工程に限定されず、例えば、n- 領域 $\rightarrow n+$ 領域の順とする工程、またはn+領域のみを形成する工程とすることも可能である。

[0108]

また、上記本実施例においては、活性層のパターニングを絶縁層 1 5 の形成前に行う例を示したが、特に限定されず、例えば結晶化工程前、またはドーピング前、または活性化工程の後に行ってもよい。

[0109]

また、上記本実施例においてチャネル形成領域へ微量な不純物元素の添加を行ない、TFTのしきい値制御を行う工程(チャネルドーピング工程とも呼ぶ)を加えてもよい。

[0110]

また、プラスチック基板を用いて軽量化を図る場合には、基板とゲート絶縁膜の間に分離層と下地絶縁膜を形成し、結晶化工程での熱処理後に固定基板を利用して基板と下地絶縁膜を分離した後、下地絶縁膜とプラスチック基板を貼り合わせればよい。

[0111]

本実施例で示すNチャネル型TFTを用いてNAND回路、NOR回路のような基本論理回路を構成したり、さらに複雑なロジック回路(信号分割回路、オペアンプ、γ補正回路など)をも構成することができる。

[0112]

なお、本実施例に示すTFTは、チャネル形成領域となる半導体に周期表の15族に属する元素(好ましくはリン)もしくは周期表の13族に属する元素(好ましくはボロン)を添加することによりエンハンスメント型とデプレッション型とを作り分けることができる。

[0113]

また、Nチャネル型TFTを組み合わせてNMOS回路を形成する場合、エンハンスメント型TFT同士で形成する場合(以下、EEMOS回路という)と、エンハンスメント型とデプレッション型とを組み合わせて形成する場合(以下、EDMOS回路という)がある。

[0114]

ここでEEMOS回路の例を図15(A)に、EDMOS回路の例を図15(B)に示す。図15(A)において、31、32はどちらもエンハンスメント型のNチャネル型TFT(以下、E型NTFTという)である。また、図15(B)において、33はE型NTFT、34はデプレッション型のNチャネル型TFT(以下、D型NTFTという)である。

[0115]

なお、図15(A)、(B)において、 V_{DH} は正の電圧が印加される電源線(正電源線)であり、 V_{DL} は負の電圧が印加される電源線(負電源線)である。負電源線は接地電位の電源線(接地電源線)としても良い。

[0116]

さらに、図15(A)に示したEEMOS回路もしくは図15(B)に示したEDMOS回路を用いてシフトレジスタを作製した例を図16に示す。図16において、40、41はフリップフロップ回路である。また、42、43はE型NTFTであり、E型NTFT42のゲートにはクロック信号(CL)が入力され、E型NTFT43のゲートには極性の反転したクロック信号(CLバー)が入力される。また、44で示される記号はインバータ回路であり、図16(B)に示すように、図15(A)に示したEEMOS回路もしくは図15(B)に示したEDMOS回路が用いられる。従って、液晶表示装置の駆動回路を全てNチャネル型TFTで構成することも可能である。

[0117]

また、本実施例で示すNチャネル型TFTを用いて画素部の画素TFTを形成することができる。図17(A)は、画素部の画素の一つを拡大した上面図であり、図17(A)において、点線A-A'で切断した部分が、図17(B)の画素部の断面構造に相当する。

[0118]

画素部において、画素TFT部はNチャネル型TFTで形成されている。基板上51にゲート電極52が形成され、その上に窒化珪素からなる第1絶縁膜53a、酸化珪素からなる第2絶縁膜53bが設けられている。また、第2絶縁膜上には、活性層としてn+領域54~56と、チャネル形成領域57、58と、前記n+型領域とチャネル形成領域の間にn-型領域59、60が形成される。また、チャネル形成領域57、58は絶縁層61、62で保護される。絶縁層61、62及び活性層を覆う第1の層間絶縁膜63にコンタクトホールを形成した後、n+領域54に接続する配線64が形成され、n+領域56に配線65が接続され、さらにその上にパッシベーション膜66が形成される。そして、その上に第2の層間絶縁膜67が形成される。さらに、その上に第3の層間絶縁膜68が形成され、ITO、SnO2等の透明導電膜からなる画素電極69が配線65と接続される。また、70は画素電極69と隣接する画素電極である。

[0119]

本実施例では一例として透過型の液晶表示装置の例を示したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加/削除を適宜行えば反射型の液晶表示装置を作製することが可能である。

[0120]

なお、本実施例では、画素部の画素TFTのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。

[0121]

また、画素部の容量部は、第1絶縁膜及び第2絶縁膜を誘電体として、容量配線71と、n+領域56とで形成されている。

[0122]

なお、図17で示した画素部はあくまで一例に過ぎず、特に上記構成に限定されないことはいうまでもない。

[0123]

従って、図15、図16に示した回路を用いた駆動回路と、図17に示した画素部とを同一基板上に形成することによって、アクティブマトリクス基板上の全てのTFTをNチャネル型TFTとすることができる。アクティブマトリクス基板上の全てのTFTをNチャネル型TFTで構成すれば、Pチャネル型TFTを形成する工程を省略できるため、液晶表示装置の製造工程を簡略化することができる。また、それに伴って製造工程の歩留まりが向上し、液晶表示装置の製造コストを下げることができる。

[0124]

こうして得られるアクティブマトリクス基板を用いて液晶表示装置を作製する 例を以下に示す。

[0125]

図18に示す上面図は、画素部、駆動回路、FPC(フレキシブルプリント配線板:Flexible Printed Circuit)を貼り付ける外部入力端子、外部入力端子と各回路の入力部までを接続する配線81などが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板82とがシール材83を介して貼り合わされている。

[0126]

ゲート側駆動回路84と重なるように対向基板側に遮光層86aが設けられ、ソース側駆動回路85と重なるように対向基板側に遮光層86bが形成されている。また、画素部87上の対向基板側に設けられたカラーフィルタ88は遮光層と、赤色(R)、緑色(G)、青色(B)の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色(R)の着色層、緑色(G)の着色層、青色(B)の着色層の3色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。

[0127]

ここでは、カラー化を図るためにカラーフィルタ88を対向基板に設けているが特に限定されず、アクティブマトリクス基板を作製する際、アクティブマトリクス基板にカラーフィルタを形成してもよい。

[0128]

また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層86a、86bを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、アクティブマトリクス基板を作製する際、アクティブマトリクス基板に遮光層を形成してもよい。

[0129]

また、上記遮光層を設けずに、対向基板と対向電極の間に、カラーフィルタを 構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外 の筒所(各画素電極の間隙)や、駆動回路を遮光してもよい。

[0130]

また、外部入力端子にはベースフィルムと配線から成るFPC89が異方性導電性樹脂で貼り合わされている。さらに補強板で機械的強度を高めている。

[0131]

以上のようにして作製される液晶表示装置は各種電子機器の表示部として用いることができる。

[0132]

また、上記液晶表示装置におけるブロック図を図19に示す。なお、図19はアナログ駆動を行うための回路構成である。本実施例では、ソース側駆動回路90、画素部91及びゲート側駆動回路92を有している。なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。

[0133]

ソース側駆動回路 9 0 は、シフトレジスタ 9 0 a、バッファ 9 0 b、サンプリング回路 (トランスファゲート) 9 0 cを設けている。また、ゲート側駆動回路 9 2 は、シフトレジスタ 9 2 a、レベルシフタ 9 2 b、バッファ 9 2 cを設けている。なお、シフトレジスタ 9 0 a、 9 2 a としては図 1 6 に示したシフトレジスタを用いれば良い。また、必要であればサンプリング回路とシフトレジスタと

の間にレベルシフタ回路を設けてもよい。

[0134]

また、本実施例において、画素部91は複数の画素を含み、その複数の画素に各々TFT素子が設けられている。

[0135]

これらソース側駆動回路90およびゲート側駆動回路92は全てNチャネル型 TFTで形成され、全ての回路は図15(A)に示したEEMOS回路を基本単位として形成されている。ただし、従来のCMOS回路に比べると消費電力は若 干上がってしまう。

[0136]

なお、図示していないが、画素部 9 1 を挟んでゲート側駆動回路 9 2 の反対側 にさらにゲート側駆動回路を設けても良い。

[0137]

また、デジタル駆動させる場合は、図20に示すように、サンプリング回路の代わりにラッチ (A) 93b、ラッチ (B) 93cを設ければよい。ソース側駆動回路93は、シフトレジスタ93a、ラッチ (A) 93b、ラッチ (B) 93c、D/Aコンバータ93d、バッファ93eを設けている。また、ゲート側駆動回路95は、シフトレジスタ95a、レベルシフタ95b、バッファ95cを設けている。なお、シフトレジスタ93a、95aとしては図16に示したシフトレジスタを用いれば良い。また、必要であればラッチ (B) 93cとD/Aコンバータ93dとの間にレベルシフタ回路を設けてもよい。

[0138]

なお、上記構成は、図14に示した製造工程に従って実現することができる。 また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造 工程に従えば、メモリやマイクロプロセッサをも形成しうる。

[0139]

[実施例2]

ここでは、Pチャネル型の逆スタガ型TFTを作製する例について図21を用い、以下に説明する。

[0140]

本実施例は、実施例1とドーピング工程が異なるだけであり、他の工程は同一であるので、同一である工程の説明は簡略に示す。

[0141]

まず、実施例1と同様に、基板301上にゲート配線302を形成した後、ゲート絶縁膜303a、303bを形成する。次いで、実施例1に従って半導体層304を形成する。(図21(A))

[0142]

次いで、実施例1に従って絶縁層305を形成する。(図21 (B))

[0143]

次いで、絶縁層305をマスクとして半導体層にp型を付与する不純物元素を添加する工程を行ない、不純物領域(p+ 領域)306、307を形成する。(図21 (C))半導体材料に対してp型を付与する不純物元素としては、13族に属する不純物元素、例えばB、A1、Ga、In、T1等を用いることができる。本実施例ではプラズマドーピング法を用い、p型を付与する不純物元素としてB (ボロン)を用いた。ドーピングガスには水素で $1\sim10\%$ に希釈されたジボラン(B_2H_6)を用いた。他のドーピング方法としてイオン注入法を用いることもできる。

[0144]

次いで、実施例1に従って全面に層間絶縁膜307を形成する。(図21 (C))

[0145]

次いで、層間絶縁膜307の形成後、または層間絶縁膜307形成前にファーネスアニール、レーザーアニールまたはランプアニールにより不純物イオンの活性化およびドーピング時の損傷の回復を図る。

[0146]

そして、公知の技術を用いてコンタクトホールを形成した後、配線308、309を形成して、図21(E)に示す状態を得る。この配線308、309はソース配線またはドレイン配線として機能する。最後に水素雰囲気中で熱処理を行

い、全体を水素化してPチャネル型TFTが完成する。

[0147]

なお、本実施例では、1回のドーピング工程しか行っておらず、LDD領域を 形成していないが、レジストを利用して実施例1と同様にLDD領域を形成して もよい。

[0148]

また、上記本実施例においてチャネル形成領域へ微量な不純物元素の添加を行ない、TFTのしきい値制御を行う工程(チャネルドーピング工程とも呼ぶ)を加えてもよい。

[0149]

本実施例で示すPチャネル型TFTを用いて基本論理回路を構成したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形成しうる。例えば、液晶表示装置の駆動回路を全てPチャネル型TFTで構成することも可能である。

[0150]

また、実施例1の画素部の画素TFTに用いたNチャネル型TFTに代えて、 本実施例のPチャネル型TFTを用いることも可能である。

[0151]

従って、駆動回路と画素部とを同一基板上に形成したアクティブマトリクス基板上の全てのTFTをPチャネル型TFTとすることもできる。アクティブマトリクス基板上の全てのTFTをPチャネル型TFTで構成すれば、Nチャネル型TFTを形成する工程を省略できるため、液晶表示装置の製造工程を簡略化することができる。また、それに伴って製造工程の歩留まりが向上し、液晶表示装置の製造コストを下げることができる。

[0152]

また、こうして得られるアクティブマトリクス基板を用いて、実施例1と同様 に図18に示す液晶表示装置を形成することもできる。

[0153]

また、本実施例は実施例1と組み合わせることができる。

[0154]

[実施例3]

ここでは、同一基板上にNチャネル型逆スタガ型TFT及びPチャネル型の逆スタガ型TFTを作製する例について図22、図23を用い、以下に説明する。

[0155]

本実施例は、実施例1とドーピング工程が異なるだけであり、他の工程は同一であるので、同一である工程の説明は簡略に示す。

[0156]

まず、実施例1と同様に、基板400上にゲート配線401、402を形成した後、ゲート絶縁膜403a、403bを形成する。次いで、実施例1に従って半導体層404、405を形成する。(図22(A))

[0157]

次いで、実施例1に従って絶縁層406、407を形成する。(図21 (B)

[0158]

次いで、フォトマスクを用いてNチャネル型TFTとなる半導体層の一部を覆 うレジストマスク408及びPチャネル型TFTとなる半導体層を覆うレジスト マスク409を形成し、半導体層にn型を付与する不純物元素を添加するドーピ ング工程を行ない、第1の不純物領域(n+領域)410aを形成する。(図2 2(C))

[0159]

次いで、レジストマスク408、409を除去した後、絶縁層406、407をマスクとして半導体層にn型を付与する不純物元素を添加する2回目のドーピング工程を行ない、第2の不純物領域(n-領域)412を形成する。(図22(D))この工程において、さらに不純物が添加されて第1の不純物領域410bが形成される。

[0160]

次いで、フォトマスクを用いてNチャネル型TFTを覆うレジストマスク41

4 を形成し、半導体層に p型を付与する不純物元素を添加する工程を行ない、第 3 の不純物領域 (p+ 領域) 4 1 3 を形成する。(図 2 3 (A))

[0161]

次いで、レジストマスク414を除去した後、ファーネスアニール、レーザーアニールまたはランプアニールにより不純物イオンの活性化およびイオン添加時の損傷の回復を図る。この工程の際、同時に、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域(410b、412、413)にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。

[0162]

以上の工程を経て、Nチャネル型TFTのソース領域、ドレイン領域、低濃度 不純物領域、及びチャネル形成領域が形成され、Pチャネル型TFTのソース領域、ドレイン領域、及びチャネル形成領域が形成される。

[0163]

次いで、実施例1に従って全面に層間絶縁膜415を形成する。(図23 (B))

[0164]

そして、公知の技術を用いてコンタクトホールを形成した後、配線416~419を形成して、図23(C)に示す状態を得る。この配線416~419はソース配線またはドレイン配線として機能する。最後に水素雰囲気中で熱処理を行い、全体を水素化してNチャネル型TFT及びPチャネル型TFTが完成する。

[0165]

なお、本実施例でのドーピング順序(n+ 領域 $\rightarrow n-$ 領域 $\rightarrow p+$ 領域)に限定されず、例えば、p+ 領域 $\rightarrow n-$ 領域 $\rightarrow n+$ 領域の順とすることも可能である。

[0166]

また、上記本実施例においてチャネル形成領域へ微量な不純物元素の添加を行ない、TFTのしきい値制御を行う工程(チャネルドーピング工程とも呼ぶ)を

加えてもよい。

[0167]

本実施例で示すNチャネル型TFT及びPチャネル型TFTを用いて相補的に 結合させた回路はCMOS回路と呼ばれ、半導体回路を構成する基本回路である

[0168]

ここで、CMOS回路の一例を図24に示す。

[0169]

図24で示すCMOS回路はインバータ回路とも呼ばれ、半導体回路を構成する基本回路である。

[0170]

図24 (A) は図24 (B) の上面図に相当する図であり、図24 (A) において、点線A-A'で切断した部分が、図24 (B) のCMOS回路の断面構造に相当する。また、図24 (C) は、図24 (A) 及び図24 (B) に対応する回路図である。

[0171]

図24 (B) において、いずれのTFT(薄膜トランジスタ)も基板501上に形成されている。CMOS回路のPチャネル型TFTには、ゲート電極502が形成され、その上に窒化珪素からなる第1絶縁膜503、酸化珪素からなる第2絶縁膜504が設けられている。第2絶縁膜上には、活性層としてp+ 領域512(ドレイン領域)、515(ソース領域)とチャネル形成領域514とが形成される。本実施例では工程数を低減するため、Pチャネル型TFTに前記高濃度不純物領域と前記チャネル形成領域の間に低濃度不純物領域(LDD領域)を設けていないが、特に限定されず作製してもよい。チャネル形成領域414は絶縁層513で保護される。絶縁層513及び半導体層を覆う第1の層間絶縁膜517にコンタクトホールが形成され、p+ 領域512、515に配線518、520が接続され、さらにその上にパッシベーション膜519が形成される。

[0172]

また、Nチャネル型のTFTは、活性層としてn+ 領域(ソース領域)505

、n+ 領域511 (ドレイン領域)と、チャネル形成領域509と、前記n+型領域とチャネル形成領域の間にn-型領域506、510が形成される。なお、ドレイン領域に接するn-型領域510はn-型領域506より幅を大きく形成して信頼性を向上させた。絶縁膜508の上を覆う第1の層間絶縁膜517にコンタクトホールが形成され、n+型領域505、511には配線516、518が形成され、さらにその上にパッシベーション膜519が形成される。なお、半導体層以外の部分は、上記Pチャネル型TFTと概略同一構造であり簡略化のため説明を省略する。507は513と同じ機能を有する絶縁膜である。

[0173]

このようなCMOS回路を組み合わせることで基本論理回路を構成したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、 γ 補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形成しうる。

[0174]

例えば、本実施例のCMOS回路を備えた駆動回路とNチャネル型TFTからなる画素TFTを備えた画素部とを同一基板上に形成したアクティブマトリクス基板を形成することができる。また、本実施例のCMOS回路を備えた駆動回路とPチャネル型TFTからなる画素TFTを備えた画素部とを同一基板上に形成したアクティブマトリクス基板を形成することができる。

[0175]

また、こうして得られるアクティブマトリクス基板を用いて、実施例1に従えば、同様に図18に示す液晶表示装置を形成することもできる。

[0176]

また、本実施例は実施例1または実施例2と自由に組み合わせることができる

[0177]

[実施例4]

ここでは、上記実施例1~3で得られるTFTを用いてEL(エレクトロルミネセンス)表示装置を作製した例について図25、図26を用い、以下に説明す

る。

[0178]

同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例(但し封止前の状態)を図25に示す。なお、駆動回路には基本単位となるCMOS回路を示し、画素部には一つの画素を示す。このCMOS回路は実施例3に従えば得ることができる。

[0179]

図25において、600は絶縁体であり、その上にはNチャネル型TFT60 1、Pチャネル型TFT602、Pチャネル型TFTからなるスイッチングTF T603およびNチャネル型TFTからなる電流制御TFT604が形成されて いる。また、本実施例では、TFTはすべて逆スタガ型TFTで形成されている

[0180]

Nチャネル型TFT601およびPチャネル型TFT602の説明は実施例3を参照すれば良いので省略する。また、スイッチングTFT603はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造(ダブルゲート構造)となっているが、実施例2でのPチャネル型TFTの構造の説明を参照すれば容易に理解できるので説明は省略する。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。

[0181]

また、電流制御TFT604のドレイン領域605の上には第2層間絶縁膜607が設けられる前に、第1層間絶縁膜606にコンタクトホールが設けられている。これは第2層間絶縁膜607にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。第2層間絶縁膜607にはドレイン領域605に到達するようにコンタクトホールが形成され、ドレイン領域605に接続された画素電極608が設けられている。画素電極608はEL素子の陰極として機能する電極であり、周期表の1族もしくは2族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からな

る導電膜を用いる。

[0182]

次に、613は画素電極 608の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。バンク 613は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が $1\times10^6\sim1\times10^{12}$ Ω m (好ましくは $1\times10^8\sim1\times10^{10}$ Ω m) となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。

[0183]

また、EL素子609は画素電極(陰極)608、EL層611および陽極612からなる。陽極612は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。

[0184]

なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をEL層と定義する。

[0185]

EL層は公知の有機EL材料または無機EL材料を用いることができる。また、有機EL材料には低分子系(モノマー系)材料と高分子系(ポリマー系)材料があるがどちらを用いても良い。また、EL層として一重項励起により発光(蛍光)する発光材料(シングレット化合物)からなる薄膜、または三重項励起により発光(リン光)する発光材料(トリプレット化合物)からなる薄膜を用いることができる。

[0186]

なお、ここでは図示しないが陽極612を形成した後、EL素子609を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭素膜、窒化シリコン膜もしくは窒化酸化シリコン膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。

[0187]

次いで、EL素子を保護するための封止(または封入)工程まで行った後のE L表示装置について図26(A)、(B)を用いて説明する。

[0188]

図26(A)は、EL素子の封止までを行った状態を示す上面図、図26(B)は図26(A)をA-A'で切断した断面図である。点線で示された701は画素部、702はソース側駆動回路、703はゲート側駆動回路である。また、704はカバー材、705は第1シール材、706は第2シール材である。

[0189]

なお、708はソース側駆動回路702及びゲート側駆動回路703に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)708からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。

[0190]

次に、断面構造について図26(B)を用いて説明する。絶縁体700の上方には画素部、ソース側駆動回路709が形成されており、画素部は電流制御TFT710とそのドレインに電気的に接続された画素電極711を含む複数の画素により形成される。また、ソース側駆動回路709はNチャネル型TFTとPチャネル型TFTとを組み合わせたCMOS回路を用いて形成される。なお、絶縁体700には偏光板(代表的には円偏光板)を貼り付けても良い。

[0191]

また、画素電極711の両端にはバンク712が形成され、画素電極711上にはEL層713およびEL素子の陽極714が形成される。陽極714は全画素に共通の配線としても機能し、接続配線715を経由してFPC716に電気的に接続されている。さらに、画素部及びソース側駆動回路709に含まれる素子は全てパッシベーション膜(図示しない)で覆われている。

[0192]

また、第1シール材705によりカバー材704が貼り合わされている。なお、カバー材704とEL素子との間隔を確保するためにスペーサを設けても良い

。そして、第1シール材705の内側には空隙717が形成されている。なお、第1シール材705は水分や酸素を透過しない材料であることが望ましい。さらに、空隙717の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を設けることは有効である。

[0193]

なお、カバー材704の表面および裏面には保護膜として炭素膜(具体的にはダイヤモンドライクカーボン膜)を2~30nmの厚さに設けると良い。このような炭素膜(ここでは図示しない)は、酸素および水の侵入を防ぐとともにカバー材704の表面を機械的に保護する役割をもつ。

[0194]

また、カバー材704を接着した後、第1シール材705の露呈面を覆うように第2シール材706を設けている。第2シール材706は第1シール材705と同じ材料を用いることができる。

[0195]

以上のような構造でEL素子を封入することにより、EL素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いEL表示装置が得られる。

[0196]

「実施例5]

本実施例では、実施例4で得られるEL表示装置において、画素部のさらに詳細な上面構造を図27(A)に、回路図を図27(B)に示す。図27(A)及び図27(B)では共通の符号を用いるので互いに参照すれば良い。

[0197]

スイッチングTFT802のソースはソース配線815に接続され、ドレインはドレイン配線805に接続される。また、ドレイン配線805は電流制御TFT806のゲート電極807に電気的に接続される。また、電流制御TFT806のソースは電流供給線816に電気的に接続され、ドレインはドレイン配線817に電気的に接続される。また、ドレイン配線817は点線で示される画素電極

(陰極) 818に電気的に接続される。

[0198]

このとき、819で示される領域には保持容量が形成される。保持容量819は、電流供給線816と電気的に接続された半導体膜820、ゲート絶縁膜と同一層の絶縁膜(図示せず)及びゲート電極807との間で形成される。また、ゲート電極807、第1層間絶縁膜と同一の層(図示せず)及び電流供給線816で形成される容量も保持容量として用いることが可能である。

[0199]

[実施例6]

本実施例では実施例4または実施例5に示したEL表示装置の回路構成例を図28に示す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソース側駆動回路901、画素部906及びゲート側駆動回路907を有している。なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。

[0200]

ソース側駆動回路 9 0 1 は、シフトレジスタ 9 0 2、ラッチ (A) 9 0 3、ラッチ (B) 9 0 4、バッファ 9 0 5を設けている。なお、アナログ駆動の場合はラッチ (A)、(B)の代わりにサンプリング回路 (トランスファゲート)を設ければ良い。また、ゲート側駆動回路 9 0 7 は、シフトレジスタ 9 0 8、バッファ 9 0 9を設けている。

[0201]

また、本実施例において、画素部906は複数の画素を含み、その複数の画素に E L 素子が設けられている。このとき、E L 素子の陰極は電流制御TFTのドレインに電気的に接続されていることが好ましい。

[0202]

これらソース側駆動回路 9 0 1 およびゲート側駆動回路 9 0 7 は実施例 $1 \sim 3$ で得られる Nチャネル型 TFT または Pチャネル型 TFT で形成されている。

[0203]

なお、図示していないが、画素部906を挟んでゲート側駆動回路907の反

対側にさらにゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有しており、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような構成とする。

[0204]

なお、上記構成は、実施例1乃至3のいずれか一に示した製造工程に従ってT FTを作製することによって実現することができる。

[0205]

「実施例7]

本実施例では、画素部及び駆動回路に使用するTFTを全てNチャネル型TF Tで構成したEL表示装置の例を図29に示す。

[0206]

図29において、1000は絶縁体であり、その上にはNチャネル型TFT1001、Nチャネル型TFT1002、Nチャネル型TFTからなるスイッチングTFT1003およびNチャネル型TFTからなる電流制御TFT1004が形成されている。また、本実施例では、TFTはすべて逆スタガ型TFTで形成されている。なお、Nチャネル型TFTの説明は実施例1を参照すれば良いので省略する。また、EL表示装置の説明は実施例4を参照すれば良いので省略する

[0207]

以下に、全てE型NTFTでソース側駆動回路およびゲート側駆動回路を形成した場合について図30~図32を用いて説明する。本実施例ではシフトレジスタの代わりにNチャネル型TFTのみを用いたデコーダを用いる。

[0208]

図30はゲート側駆動回路の例である。図30において、1100がゲート側駆動回路のデコーダ、1101がゲート側駆動回路のバッファ部である。なお、バッファ部とは複数のバッファ(緩衝増幅器)が集積化された部分を指す。また、バッファとは後段の影響を前段に与えずに駆動を行う回路を指す。

[0209]

まずゲート側デコーダ1100を説明する。まず1102はデコーダ1100

の入力信号線(以下、選択線という)であり、ここではA1、A1バー(A1の極性が反転した信号)、A2、A2バー(A2の極性が反転した信号)、…An、Anバー(Anの極性が反転した信号)を示している。即ち、2n本の選択線が並んでいると考えれば良い。

[0210]

選択線 $1\,1\,0\,2$ は図 $3\,1$ のタイミングチャートに示す信号を伝送する。図 $3\,1$ に示すように、 $A\,1$ の周波数を1とすると、 $A\,2$ の周波数は 2^{-1} 倍、 $A\,3$ の周波数は 2^{-2} 倍、 $A\,n$ の周波数は $2^{-(n-1)}$ 倍となる。

[0211]

また、1103aは第1段のNAND回路(NANDセルともいう)、110 3bは第2段のNAND回路、1103cは第n段のNANDである。NAND回路はゲート配線の本数分が必要であり、ここではn個が必要となる。即ち、本実施例ではデコーダ1100が複数のNAND回路からなる。

[0212]

また、NAND回路 $1103a\sim1103c$ は、Nチャネル型TFT $1104\sim1109$ が組み合わされてNAND回路を形成している。また、Nチャネル型TFT $1104\sim1109$ の各々のゲートは選択線1102(A1、A1バー、A2、A2バー…An、Anバー)のいずれかに接続されている。

[0213]

また、NAND回路1103aにおいて、A1、A2…An(これらを正の選択線と呼ぶ)のいずれかに接続されたゲートを有するNチャネル型TFT1104~1106は、互いに並列に接続されており、共通のソースとして負電源線(V_{DL})1110に接続され、共通のドレインとして出力線1111に接続されている。

[0214]

本実施例において、NAND回路は直列に接続されたn個のNチャネル型TF Tおよび並列に接続されたn個のNチャネル型TFTを含む。

[0215]

次に、バッファ部1101はNAND回路1103a~1103cの各々に対応

して複数のバッファ1113a~1113cにより形成されている。但しバッファ 1113a~1113cはいずれも同一構造で良い。

[0216]

また、バッファ1113a~1113cはNチャネル型TFT1114~1116を用いて形成される。

[0217]

本実施例において、バッファ1113a~1113cは第1のNチャネル型TFT (Nチャネル型TFT11114) および第1のNチャネル型TFTに直列に接続され、且つ、第1のNチャネル型TFTのドレインをゲートとする第2のNチャネル型TFT (Nチャネル型TFT1115) を含む。

[0218]

また、Nチャネル型TFT1116 (第3のNチャネル型TFT) はリセット信号線 (Reset) をゲートとし、負電源線 (V_{DL}) 1119をソースとし、ゲート配線118をドレインとする。なお、負電源線 (V_{DL}) 1119は接地電源線 (GND) としても構わない。

[0219]

なお、Nチャネル型TFT1116は正電圧が加えられたゲート配線1118 を強制的に負電圧に引き下げるリセットスイッチとして用いられる。即ち、ゲート配線1118の選択期間が終了したら。リセット信号を入力してゲート配線118に負電圧を加える。但しNチャネル型TFT1116は省略することもできる。

[0220]

次に、ソース側駆動回路の構成を図32に示す。図32に示すソース側駆動回路はデコーダ1121、ラッチ1122およびバッファ部1123を含む。

[0221]

図32に示すソース側駆動回路の場合、ラッチ1122は第1段目のラッチ1124および第2段目のラッチ1125からなる。また、第1段目のラッチ1124および第2段目のラッチ1125は、各々m個のNチャネル型TFT1126a~1126cで形成される複数の単位ユニット1127を有する。デコーダ1

121からの出力線1128は単位ユニット1127を形成するm個のNチャネル型TFT1126a~1126cのゲートに入力される。なお、mは任意の整数である。

[0222]

そして、Nチャネル型TFT1126a~1126cのソースは各々ビデオ信号線 (V1、V2…Vk) 1129に接続される。即ち、出力線128に正電圧が加えられると一斉にNチャネル型TFT1126a~1126cがオン状態となり、各々に対応するビデオ信号が取り込まれる。また、こうして取り込まれたビデオ信号は、Nチャネル型TFT1126a~1126cの各々に接続されたコンデンサ1130a~1130cに保持される。

[0223]

また、第2段目のラッチ1125も複数の単位ユニット1127bを有し、単位ユニット1127bはm個のNチャネル型TFT1131a~1131cで形成される。Nチャネル型TFT1131a~1131cのゲートはすべてラッチ信号線132に接続され、ラッチ信号線1132に負電圧が加えられると一斉にNチャネル型TFT1131a~1131cがオン状態となる。

[0224]

その結果、コンデンサ1130a~1130cに保持されていた信号が、Nチャネル型TFT1131a~1131cの各々に接続されたコンデンサ1133a~1133cに保持されると同時にバッファ1123へと出力される。そして、バッファを介してソース配線1134に出力される。以上のような動作のソース側駆動回路によりソース配線が順番に選択されることになる。

[0225]

以上のように、Nチャネル型TFTのみでゲート側駆動回路およびソース側駆動回路を形成することにより画素部および駆動回路をすべてNチャネル型TFTで形成することが可能となる。従って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程の歩留まりおよびスループットを大幅に向上させることができ、製造コストを低減することが可能となる。

[0226]

なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けの I Cチップとする場合にも本実施例は実施できる。

[0227]

また、本実施例では、E型NTFTのみを用いて駆動回路を構成したがE型NTFTおよびD型NTFTを組み合わせて形成してもよい。

[0228]

「実施例8]

本実施例では、画素部及び駆動回路に使用するTFTを全てPチャネル型TF Tで構成したEL表示装置の例を図33に示す。

[0229]

図33において、1200は絶縁体であり、その上にはPチャネル型TFT1201、Pチャネル型TFT1202、Pチャネル型TFTからなるスイッチングTFT1203およびPチャネル型TFTからなる電流制御TFT1204が形成されている。また、本実施例では、TFTはすべて逆スタガ型TFTで形成されている。なお、Pチャネル型TFTの説明は実施例2を参照すれば良いので省略する。

[0230]

本実施例では、電流制御TFT1204の上には層間絶縁膜1205、1206が形成され、その上に電流制御TFT1204のドレインと電気的に接続する画素電極1207が形成される。本実施例では、仕事関数の大きい透明導電膜からなる画素電極1207がEL素子の陽極として機能する。

[0231]

そして、実施例4と同様に画素電極1207の上にはバンク1208が形成される。

[0232]

次ぎに、画素電極1207の上にはEL層1209が形成される。そのEL層1209の上には周期表の1族または2族に属する元素を含む導電膜からなる陰極1210が設けられる。こうして、画素電極(陽極)1207、EL層1209及び陰極1210からなるEL素子1211が形成される。

[0233]

但し、本実施例は実施例4とはEL素子からの光の放射方向が異なり、絶縁体1200は透明でなければならない。

[0234]

次ぎに、一般的なシフトレジスタの代わりに図1に示すようなPチャネル型T FTを用いたデコーダを用いて駆動回路を形成した例を示す。なお、図34はゲート側駆動回路の例である。

[0235]

図1において、1300がゲート側駆動回路のデコーダ、1301がゲート側 駆動回路のバッファ部である。

[0236]

まずゲート側デコーダ1300を説明する。まず1302はデコーダ100の 入力信号線(以下、選択線という)であり、ここではA1、A1バー(A1の極 性が反転した信号)、A2、A2バー(A2の極性が反転した信号)、…An、 Anバー(Anの極性が反転した信号)を示している。

[0237]

選択線1302は図35のタイミングチャートに示す信号を伝送する。図35に示すように、A1の周波数を1とすると、A2の周波数は 2^{-1} 倍、A3の周波数は 2^{-2} 倍、Anの周波数は $2^{-(n-1)}$ 倍となる。

[0238]

また、1303aは第1段のNAND回路(NANDセルともいう)、1303bは第2段のNAND回路、1303cは第n段のNANDである。

[0239]

また、NAND回路 $1303a\sim1303c$ は、Pチャネル型 $TFT1304\sim1309$ が組み合わされてNAND回路を形成している。

[0240]

また、NAND回路1303aにおいて、A1、A2…An(これらを正の選択線と呼ぶ)のいずれかに接続されたゲートを有するPチャネル型TFT1304~1306は、互いに並列に接続されており、共通のソースとして正電源線(

 V_{DH}) 1 3 1 0 に接続され、共通のドレインとして出力線 1 3 1 1 に接続されている。

[0241]

次に、バッファ101はNAND回路1303a~1303cの各々に対応して複数のバッファ1313a~1313cにより形成されている。但しバッファ1313a~1313cは小ずれも同一構造で良い。また、バッファ1313a~1313cは一導電型TFTとしてPチャネル型TFT1314~1316を用いて形成される。

[0242]

また、Pチャネル型TFT1316はリセット信号線(Reset)をゲートとし、正電源線1319をソースとし、ゲート配線1318をドレインとする。なお、接地電源線1317は負電源線(但し画素のスイッチング素子として用いるPチャネル型TFTがオン状態になるような電圧を与える電源線)としても構わない。

[0243]

次に、ソース側駆動回路の構成を図36に示す。図36に示すソース側駆動回路はデコーダ1401、ラッチ1402およびバッファ1403を含む。なお、デコーダ1401およびバッファ1403の構成はゲート側駆動回路と同様であるので、ここでの説明は省略する。

[0244]

図36に示すソース側駆動回路の場合、ラッチ1402は第1段目のラッチ1404および第2段目のラッチ1405からなる。また、第1段目のラッチ1404および第2段目のラッチ1405は、各々m個のPチャネル型TFT1406a~1406cで形成される複数の単位ユニット1407を有する。

[0245]

そして、Pチャネル型TFT1406a~1406cのソースは各々ビデオ信号線(V1、V2…Vk)1409に接続される。出力線1408に負電圧が加えられると一斉にPチャネル型TFT1406a~1406cがオン状態となり、各々に対応するビデオ信号が取り込まれる。また、こうして取り込まれたビデオ信

号は、Pチャネル型TFT1406a~1406cの各々に接続されたコンデンサ 1410a~1410cに保持される。

[0246]

また、第2段目のラッチ1405も複数の単位ユニット1407bを有し、単位ユニット1407bはm個のPチャネル型TFT1411a~1411cで形成される。Pチャネル型TFT1411a~1411cのゲートはすべてラッチ信号線1412に接続され、ラッチ信号線1412に負電圧が加えられると一斉にPチャネル型TFT1411a~1411cがオン状態となる。

[0247]

その結果、コンデンサ1410a~1410cに保持されていた信号が、Pチャネル型TFT1411a~1411cの各々に接続されたコンデンサ1413a~1413cに保持されると同時にバッファ303へと出力される。そして、バッファを介してソース配線1414に出力される。以上のような動作のソース側駆動回路によりソース配線が順番に選択されることになる。

[0248]

以上のように、Pチャネル型TFTのみでゲート側駆動回路およびソース側駆動回路を形成することにより画素部および駆動回路をすべてPチャネル型TFTで形成することが可能となる。従って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程の歩留まりおよびスループットを大幅に向上させることができ、製造コストを低減することが可能となる。

[0249]

[実施例9]

本実施例では、基板上に形成されたTFT及びEL素子をプラスチック基板に 移す工程の一例を図37、図38に説明する。

[0250]

図37(A)において、1500は素子が形成される基板(以下、素子形成基板という)であり、その上には非晶質シリコン膜からなる分離層 1501 a が $100\sim500$ n m (本実施の形態では 300 n m)の厚さに形成される。本実施の形態では素子形成基板(第10 の基板)1500 としてガラス基板を用いるが、

石英基板、シリコン基板、金属基板もしくはセラミックス基板を用いても構わない。なお、本明細書中では、半導体素子もしくは発光素子が形成された基板全体 を指して素子形成基板と呼ぶ場合もある。

[0251]

また、分離層1501aの成膜は減圧熱CVD法、プラズマCVD法、スパッタ法もしくは蒸着法を用いれば良い。分離層1501aの上には下地絶縁膜が200nmの厚さに形成される。

[0252]

以降の工程は、実施例4に従ってEL素子を作製する。

[0253]

次いで、E L素子の陰極を絶縁膜で覆った後、図37(B)に示すように、第 1接着層1503により素子を固定するための基板(以下、固定基板という)1 502を貼り合わせる。

[0254]

次に、図37(C)に示すように、EL素子の形成された第1の基板1500全体を、フッ化ハロゲンを含むガス中に晒し、分離層1501の除去を行う。このとき、TFT及びEL素子は薄膜を積層して形成されているが、固定基板1502に移された形で残る。本実施例ではフッ化ハロゲンとして三フッ化塩素(C $1F_3$)を用い、希釈ガスとして窒素を用いる。希釈ガスとしては、アルゴン、ヘリウムもしくはネオンを用いても良い。

[0255]

この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポリイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すことで分離層1501が選択的にエッチングされ、最終的には完全に除去される。なお、同じくシリコン膜で形成されている活性層はゲート絶縁膜に覆われているため三フッ化塩素ガスに晒されることがなく、エッチングされることはない。

[0256]

こうして固定基板1502にTFT及びEL素子を移したら、図38(A)に

示すように、第2接着層1508を形成し、プラスチック基板である第2基板1505を貼り合わせる。なお、第2の基板1505には、画素部において、各画素及びTFTの位置に対応するカラーフィルタ1506が設けられ、端子部において端子接続部1507と、露呈した配線と接するように端子接続部上に設けられた導電性フィラーを含む導電異方性接着剤1509とが設けられている。

[0257]

こうして第1の基板1500から第2の基板1505へとTFT及びEL素子が移される。その結果、図38(B)に示したように、第2の基板1505上に画素部1512、駆動回路部1511、端子部1510が設けられたフレキシブルなEL表示装置を得ることができる。

[0258]

また、固定基板1500と第2の基板1505を同一材料(プラスチックフィルム)とすると熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。

[0259]

また、本実施例は実施例4乃至8のいずれか一と自由に組み合わせることが可能である。

[0260]

「実施例10]

本願発明を実施して形成された駆動回路部や画素部は様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる

[0261]

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる

。それらの一例を図39、図40及び図41に示す。

[0262]

図39(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明を画像入力部2002、表示部2003やその他の駆動回路に適用することができる。

[0263]

図39 (B) はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表示部2102やその他の駆動回路に適用することができる。

[0264]

図39 (C) はモバイルコンピュータ (モービルコンピュータ) であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。本発明は表示部2205やその他の駆動回路に適用できる。

[0265]

図39 (D) はゴーグル型ディスプレイであり、本体2301、表示部2302 、アーム部2303等を含む。本発明は表示部2302やその他の駆動回路に適 用することができる。

[0266]

図39(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402やその他の駆動回路に適用することができる。

[0267]

図39 (F) はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502やその他の駆動回路に適用することができる。

[0268]

図40(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808やその他の駆動回路に適用することができる。

[0269]

図40(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置2808やその他の駆動回路に適用することができる。

[0270]

なお、図40(C)は、図40(A)及び図40(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804~2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図40(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。

[0271]

また、図40(D)は、図40(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図40(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。

[0272]

ただし、図40に示したプロジェクターにおいては、透過型の電気光学装置を 用いた場合を示しており、反射型の電気光学装置及びEL表示装置での適用例は 図示していない。

[0273]

図41(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を音声出力部2902、音声入力部2903、表示部2904やその他の駆動回路に適用することができる。

[0274]

図41 (B) は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003やその他の駆動回路に適用することができる。

[0275]

図41 (C) はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。

[0276]

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~9のどのような組み合わせからなる構成を用いても実現することができる。

[0277]

「実施例11]

実施の形態3でリン元素を添加した半導体膜をゲッタリングサイトとするゲッタリング方法の一例を示したが、本実施例は、希ガス元素を含む半導体膜、或いは希ガス元素を添加した半導体膜をゲッタリングサイトとするゲッタリング方法の一例を以下に示す。なお、一般にゲッタリングは半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。

[0278]

以下、図45を用いて説明する。

[0279]

まず、実施例1に従って、基板1601上にゲート配線(ゲート電極含む)を形成する。基板1601としては、ガラス基板、石英基板、結晶性ガラスなどの絶縁性基板等を用いることができる。ここではガラス基板を用いるため、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiO_xN_y)等の絶縁膜から成る下地絶縁膜(図示しない)を形成する。この下地絶縁膜として窒化シリコン膜の単層を用いることが好ましい。窒化シリコン膜を用いた場合、ガラス基板に含まれるアルカリ金属が後に形成される半導体膜中に拡散するのを防止するブロッキング層としての効果に加え、後に行われるゲッタリング工程でゲッタリング効率を向上させる効果も有する。ただし、特に下地絶縁膜は形成しなくともよい。

[0280]

次いで、単層構造または積層構造を有するゲート配線(ゲート電極含む)1602を形成する。ゲート配線1602の形成手段としてはスパッタ法、蒸着法、熱CVD法、プラズマCVD法、減圧熱CVD法等を用いて10~1000nm、好ましくは30~300nmの膜厚範囲の導電膜を形成した後、公知のパターニング技術で形成する。また、ゲート配線1602の材料としては、導電性材料または半導体材料を主成分とする材料、例えばTa(タンタル)、Mo(モリブデン)、Ti(チタン)、W(タングステン)、クロム(Cr)等の高融点金属材料、これら金属材料とシリコンとの化合物であるシリサイド、N型又はP型の導電性を有するポリシリコン等の材料、低抵抗金属材料Cu(銅)、A1(アルミニウム)等を主成分とする材料層を少なくとも一層有する構造であれば特に限定されることなく用いることができる。また、ゲート配線を保護するための陽極酸化膜または酸化膜を形成する構成としてもよい。

[0281]

次いで、ゲート絶縁膜を形成する。ゲート絶縁膜としては、酸化シリコン膜、 窒化シリコン膜、窒化酸化シリコン膜(SiOx Ny)、有機樹脂膜(BCB(ベンゾシクロブテン)膜)、またはこれらの積層膜等を100~400nmの膜 厚範囲で用いることができる。ゲート絶縁膜の形成手段としては熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。ここでは、積層構造のゲート絶縁膜1603a、1603bを用いた。下層のゲート絶縁膜1603aは、窒化シリコン膜を膜厚10nm~60nmの膜厚範囲で形成する。窒化シリコン膜を用いた場合、ガラス基板に含まれるアルカリ金属が後に形成される半導体膜中に拡散するのを防止するブロッキング層としての効果に加え、後に行われるゲッタリング工程でゲッタリング効率を向上させる効果も有する。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接するゲート絶縁膜を窒化シリコン膜とすることは極めて有効である。また、酸化窒化シリコン膜、窒化シリコン膜とを順次積層した積層構造を用いてもよい。

[0282]

次いで、下地絶縁膜上にプラズマCVD法、減圧熱CVD法、またはスパッタ 法で得られる非晶質半導体膜を形成し、実施形態1に示した結晶化を行い、ゲル マニウムを含む結晶質シリコン膜1604を形成する。(図45(A))

[0283]

本実施例では、ゲルマニウムを含む非晶質シリコン膜をプラズマCVD法により作製し、SiH4とH2で10%に希釈されたGeH4ガスを反応室に導入し、グロー放電分解して基板1601上に堆積させる。こうして得られたゲルマニウムを含む非晶質シリコン膜の表面にオゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成した後、全面に重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層を形成する。次に、500℃にて1時間の加熱処理を行い、ゲルマニウムを含む非晶質シリコン膜中の水素を放出させる。そして、550℃にて4時間に加熱処理を行い結晶化を行う。なお、ここでは加熱処理によって結晶化を行ったが、加熱処理に代えて、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプ等のランプ光源からの強光を照射して結晶化を行ってもよい。このよ

うなランプ光源を用いる場合は、加熱用のランプ光源を1~60秒、好ましくは30~60秒点灯させ、それを1~10回、好ましくは2~6回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には600~1000℃、好ましくは650~750℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板2000はそれ自身が歪んで変形することはない。ただし、ランプ光源からの強光を照射して結晶化を行う場合、ゲート配線の材料に用いた金属の耐熱温度を考慮に入れて条件を設定することが必要である。

[0284]

こうして、ゲルマニウムを含む非晶質シリコン膜を結晶化させ、ゲルマニウムを含む結晶質シリコン膜1604を得ることができる。

[0285]

なお、後のゲッタリング処理の際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、ゲルマニウムを含む結晶質シリコン膜1604中の酸素濃度 (SIMS分析) は、 $5\times10^{18}/cm^3$ 以下となるように形成することが望ましい。

[0286]

また、上記結晶化の後、フッ酸を含むエッチャント、例えば希フッ酸やFPM (フッ酸、過酸化水素水、純水との混合液)で偏析した金属元素を除去または低減してもよい。また、フッ酸を含むエッチャントで表面をエッチング処理した場合には、上記ランプ光源からの強光を照射して表面を平坦化することが望ましい

[0287]

また、上記結晶化の後、さらに結晶化を改善するためのレーザー光またはランプ光源からの強光の照射を行ってもよい。レーザには波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いればよい。この結晶化を改善するためのレーザー光またはランプ光源からの強光の照射の後にフッ酸を含むエッチャントで偏析した金属元素を除去または低減してもよく、さらにランプ光源からの強光を照射して表面を平坦化してもよい。

[0288]

次いで、ゲルマニウムを含む結晶質シリコン膜1604中に含まれる金属元素を除去するためにゲッタリング処理を行う。まず、ゲルマニウムを含む結晶質シリコン膜上にバリア層1605を形成する。バリア層1605としては、金属元素(ここでは主にニッケル)をゲッタリングサイトに貫通させることができ、さらにゲッタリングサイトの除去工程において用いるエッチング液がしみこまない多孔質膜を形成する。ここでは、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜(SiOx)を用いればよい。本明細書中では、このような性質を有する膜を特に多孔質膜という。また、このバリア層1605は極薄いものでよく、自然酸化膜であってもよいし、酸素を含む雰囲気下において紫外線の照射によりオゾンを発生させて酸化させる酸化膜であってもよい。

[0289]

次いで、後のゲッタリング処理の際にゲッタリングサイトとして機能する半導体膜 1606 をバリア層 2003 上に形成する。(図 45 (B))この半導体膜 1606 はプラズマC V D法、減圧熱C V D法、またはスパッタ法を用いて形成 される非晶質構造を有する半導体膜であってもよいし、結晶構造を有する半導体膜であってもよい。この半導体膜 1606 の膜厚は、 $5\sim50$ n m、好ましくは $10\sim20$ n mとする。後のゲッタリング処理の際、ニッケルは酸素濃度の高い 領域に移動しやすい傾向があるため、半導体膜 1606 には、酸素(S I M S 分析での濃度が 5×10^{18} / c m 3 以上、好ましくは 1×10^{19} / c m 3 以上)を含有させてゲッタリング効率を向上させることが望ましい。また、希ガス元素を含む条件で成膜した半導体膜を用いてもよい。

[0290]

ここでは、プラズマCVD法やスパッタ法などで成膜した後、希ガス元素をイオンドーピング法またはイオン注入法によって添加して希ガス元素を含む半導体膜 (ゲッタリングサイト) 1607を形成する。(図45 (C))ここでは、 $1\times10^{20}\sim5\times10^{21}/\text{cm}^3$ 、好ましくは $1\times10^{20}\sim1\times10^{21}/\text{cm}^3$ の濃度で希ガス元素を含む半導体膜を形成すればよい。

[0291]

希ガス元素はHe、Ne、Ar、Kr、Xeから選ばれた一種または複数種であり、これらのイオンを電界で加速して半導体膜に注入することにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。中でも安価なガスであるArを用いることが望ましい。なお、希ガス元素を添加する処理時間は、1分または2分程度の短時間で高濃度の希ガス元素を半導体膜に添加することができるため、リンを用いたゲッタリングと比較してスループットが格段に向上する。

[0292]

また、希ガス元素に加え、H、H₂、O、O₂、Pから選ばれた一種または複数種を添加してもよく、複数の元素を添加することにより相乗的にゲッタリング効果が得られる。なお、希ガス元素はほとんど拡散しないが、希ガス元素に加えて添加する他の元素が拡散しやすい場合、希ガス元素を含む半導体膜の膜厚を厚めに調節して、添加した他の元素が後の熱処理で結晶質シリコン膜に拡散しないようにすることが好ましい。また、バリア層も他の元素の拡散を防止する機能を有する。

[0293]

次いで、熱処理またはランプ光源からの強光の照射を行ってゲッタリングを行う。熱処理によりゲッタリングを行う場合は、窒素雰囲気中で450~800℃、1~24時間、例えば550℃にて14時間の熱処理を行えばよい。また、ランプ光源からの強光の照射によりゲッタリングを行う場合には、加熱用のランプ光源を1~60秒、好ましくは30~60秒点灯させ、それを1~10回、好ましくは2~6回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には600~1000℃、好ましくは700~750℃程度にまで加熱されるようにする。また、熱処理と同時にランプ光源からの強光を照射してもよい。

[0294]

このゲッタリングにより、図45(D)中の矢印の方向(縦方向)にニッケルが移動し、バリア層1605で覆われたゲルマニウムを含む結晶質シリコン膜1604に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。リ

ンを用いたゲッタリングと比較して、希ガス元素の添加によるゲッタリングは非常に効果的であり、さらに高濃度、例えば 1 × 1 0 ²⁰~5×1 0 ²¹/cm³で添加できるため、結晶化に用いる金属元素の添加量を多くすることができる。即ち、結晶化に用いる金属元素の添加量を多くすることによって結晶化の処理時間をさらに短時間で行うことが可能となる。また、結晶化の処理時間を変えない場合には、結晶化に用いる金属元素の添加量を多くすることによって、さらなる低温で結晶化することができる。また、結晶化に用いる金属元素の添加量を多くすることによって、自然核の発生を低減することができ、良好な結晶質半導体膜を形成することができる。

[0295]

上記ゲッタリング処理後、半導体膜からなるゲッタリングサイト1607を選択的にエッチングして除去する。エッチングの方法としては、C1F3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド(化学式 (CH3)4NOH)を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時、バリア層1605はエッチングストッパーとして機能する。また、バリア層1605はその後フッ酸により除去すれば良い。

[0296]

その後、得られたゲルマニウムを含む結晶質シリコン膜を所望の形状にエッチング処理して島状に分離された半導体層1608を形成する。

[0297]

以降の工程は、実施例1に従って、TFTを完成させればよい。その場合、実施例1に示した半導体層304に代えて、本実施例で示した半導体層1608を用いればよい。本実施例で得られたゲルマニウムを含む結晶質シリコン膜は、[101]面の配向率が高く、且つ、膜中の金属元素の濃度が十分低減されているため、TFTの活性層に用いた場合、優れたTFTの電気特性を示す。

[0298]

また、本実施例では実施の形態1の結晶化を用いた例を示したが、特に限定されず、実施の形態2に示した結晶化を用いてもよい。

[0299]

また、本実施例のゲッタリング処理に加えて実施の形態3に示したゲッタリング処理を行ってもよい。

[0300]

また、ゲート絶縁膜(例えば、窒化珪素膜)上にニッケル元素をスパッタ法で 散布した後、ゲルマニウムを含む非晶質シリコン膜を形成し、バリア層を設け、 希ガス元素を含む半導体膜を形成した後、加熱処理または強光によってゲルマニ ウムを含む非晶質シリコン膜の結晶化およびゲッタリングを同時に行ってもよい

[0301]

また、本実施例は実施例1乃至10のいずれか一と自由に組み合わせることが 可能である。

[0302]

[実施例12]

実施の形態3でリンを添加するゲッタリング方法の一例を示したが、リンに代えて希ガス元素を用いてもよい。なお、添加する条件以外は同一であるため、ここでは詳細な説明は省略する。

[0303]

本実施例では、実施の形態 1 または実施の形態 2 で得られた結晶質シリコン膜に対して、選択的に希ガス元素を添加する。ここでは、アルゴンをイオンドープ法(例えば、 $5\times10^{15}/\mathrm{cm}^2$ のドーズ量)で添加してアルゴンが添加された領域(ゲッタリングサイト)を形成する。ゲッタリングサイトに添加された希ガス元素の濃度を $1\times10^{20}\sim5\times10^{21}/\mathrm{cm}^3$ とすることが望ましい。

[0304]

ゲッタリングサイトを形成した後、熱処理またはランプ光源からの強光の照射を行えば、結晶質シリコン膜中に含まれる金属元素を低減または除去することができる。

[0305]

また、本実施例は実施例1乃至11のいずれか一と自由に組み合わせることが

可能である。

[0306]

【発明の効果】

本発明により、シリコンを主成分とし、ゲルマニウム含有量が 0. 1原子%以上10原子%以下である非晶質半導体膜に金属元素を添加して加熱処理により結晶化すると、EBSP法で観測される {101} 格子面の前記半導体膜の表面となす角が10度以内である割合が20%以上であり、かつ、 {001} 格子面の前記半導体膜の表面となす角が10度以内である割合が3%以下であり、かつ、 {111} 格子面の前記半導体膜の表面となす角が10度以内である割合が5%以下である結晶質半導体膜を得ることがで可能となり、そのような結晶質半導体膜を用いて逆スタガ型の薄膜トランジスタのチャネル形成領域を形成することができる。

[0307]

このような {110} 格子面の配向率の高い結晶質半導体膜を用いた逆スタガ型のTFTは、アクティブマトリクス型の液晶表示装置やEL表示装置を作製するためのTFTとして用いることができる。また、本発明の逆スタガ型のTFTは、従来の半導体基板にて作製されるLSIに代わる薄膜集積回路を実現するTFTとして用いることができる。

【図面の簡単な説明】


- 【図1】 EBSP法により求められる本発明の結晶質半導体膜の逆極点図。
- 【図2】 Ni水溶液濃度と {101} 配向率の関係を示すグラフ。
- 【図3】 結晶質半導体膜中のGe濃度をSIMSにより測定した結果を示すグラフ。
- 【図4】 SiH_4 、 GeH_4 、 H_2 ガスより作製された試料のC、N、O濃度を表すSIMSデータ。
- 【図5】 GeH₄の添加量と結晶核発生密度との関係を示すグラフ。
- 【図6】 EBSP装置の構成を説明する図。
- 【図7】 EPSPによる試料測定の概念を説明する図。
- 【図8】 EBSPデータから得られる逆極点図の例。


- 【図9】 {101} 配向からのずれ角を説明する図。
- 【図10】 {101} 付近に優先配向している場合の各結晶粒の<101>方位のゆらぎを説明する図。
- 【図11】 本発明の結晶質半導体膜の作製方法を説明する図。
- 【図12】 本発明の結晶質半導体膜の作製方法を説明する図。
- 【図13】 加熱処理またはレーザー処理後の結晶質半導体膜中のGe濃度をSIMSにより測定した結果を示すグラフ。
- 【図14】 Nチャネル型TFTを作製する工程を説明する図。
- 【図15】 NMOS回路の構成を示す図。
- 【図16】 シフトレジスタの構成を示す図。
- 【図17】 画素部における画素構造の上面図及び断面図。
- 【図18】 AM-LCDの外観を示す図。
- 【図19】 アナログ駆動の表示装置の回路ブロック図。
- 【図20】 デジタル駆動の表示装置の回路ブロック図。
- 【図21】 Pチャネル型TFTを作製する工程を説明する図。
- 【図22】 CMOS構造のTFTを作製する工程を説明する図。
- 【図23】 CMOS構造のTFTを作製する工程を説明する図。
- 【図24】 СМОS回路の上面図及び断面図及び回路図を説明する図。
- 【図25】 EL表示装置の駆動回路及び画素部の断面構造図。
- 【図26】 EL表示装置の上面図及び断面図。
- 【図27】 EL表示装置の画素の上面図及び回路図。
- 【図28】 デジタル駆動のEL表示装置の回路ブロック図。
- 【図29】 Nチャネル型TFTで形成したEL表示装置の駆動回路及び画素部の断面構造図。
- 【図30】 Nチャネル型TFTで形成したゲート側駆動回路の構成を示す図。
- 【図31】 デコーダ入力信号のタイミングチャートを説明する図。
- 【図32】 Nチャネル型TFTで形成したソース側駆動回路の構成を示す図。
- 【図33】 Pチャネル型TFTで形成したEL表示装置の駆動回路及び画素部の断面構造図。


特2001-057224


- 【図34】 Pチャネル型TFTで形成したゲート側駆動回路の構成を示す図。
- 【図35】 デコーダ入力信号のタイミングチャートを説明する図。
- 【図36】 Pチャネル型TFTで形成したソース側駆動回路の構成を示す図。
- 【図37】 プラスチック基板を貼り合わせる工程を説明する図。
- 【図38】 プラスチック基板を貼り合わせる工程を説明する図。
- 【図39】 電子機器の一例を示す図。
- 【図40】 電子機器の一例を示す図。
- 【図41】 電子機器の一例を示す図。
- 【図42】 X線回折測定と試料あおり角を示す図。
- 【図43】 試料あおり角と、回折に寄与する格子面を示す図。
- 【図44】 EBSPデータから得られる逆極点図の比較例を示す図。
- 【図45】 本発明の結晶質半導体膜の作製方法を説明する図。

【書類名】図面【図1】












【図2】









【図4】




【図5】




【図6】




【図7】



【図8】




(A)マッピング測定における全測定点のプロット




(B)特定指数への配向の集中度を等高線表示した例

【図9】




【図10】




結晶粒の〈101〉方位のゆらぎを説明する図

【図11】





【図12】






(B)







【図13】




【図14】


(A) 半導体層の形成







(B) 絶縁層の形成工程










Nチャネル型TFT









【図15】




【図16】




【図17】







【図18】




【図19】




【図20】




【図21】







(B) 絶縁層の形成工程




(C) ドーピング工程 (p+領域の形成工程)



(D) 層間絶縁膜の形成




(E) 配線の形成




Pチャネル型TFT

【図22】







【図23】




【図24】






(B) A-A'断面構造図





(C) CMOS回路図

【図25】





【図26】






【図27】







【図28】




【図29】




【図30】




【図31】




【図32】




【図33】




【図34】



【図35】




【図36】




【図37】


(A) EL素子形成後の状態



(B) 固定基板を貼り合わせる工程




(C) C I F ₃により第2の基板を分離する工程




3 4

【図38】


(A) カラーフィルクが設けられた第2の基板(プラスチック基板)を貼りつける工程




(B)




【図39】




【図40】







(C) 投射装置 (三板式)




3 7


【図41】








【図42】



X線回折測定と試料あおり角

【図43】




(a) あおり角 0° の場合

(b) あおり角 60° の場合


試料あおり角と、回折に寄与する格子面

【図44】




【図45】


(A) 結晶化




(B) バリア層の形成、半導体膜の形成




(C) 希ガス元素の添加



(D) ゲッタリング



(E) 半導体層の形成



【書類名】 要約書

【要約】

【課題】 従来の方法で作製される結晶質シリコン膜は、その結晶方位面がランダムに存在し、特定の結晶方位に対する配向率が低かった。

【解決手段】シリコンを主成分とし、ゲルマニウムを0.1~10原子%含有する半導体材料を用い、金属元素を導入した後、当該金属元素を利用して非晶質半導体膜の結晶化を行うと、{101}格子面の配向率が高い半導体膜が得られ、その半導体膜を利用してTFTを作製する。

【選択図】 図1

出願人履歴情報

識別番号

[000153878]

1. 変更年月日 1990年 8月17日

[変更理由] 新規登録

住 所 神奈川県厚木市長谷398番地

氏 名 株式会社半導体エネルギー研究所